[實用新型]一種多線程PCIe密碼卡

有效

• 申請?zhí)枺?/td>: 201720951551.5
• 申請日: 2017-08-01
• 公開（公告）號: CN207690086U
• 公開（公告）日: 2018-08-03
• 發(fā)明（設計）人: 金秀峰
• 申請（專利權）人: 北京迪曼森科技有限公司
• 主分類號: G06F21/34
• 分類號: G06F21/34;G06F21/45
• 代理公司: 北京紐樂康知識產(chǎn)權代理事務所(普通合伙) 11210
• 代理人: 唐忠慶

本實用新型公開了一種多線程PCIe密碼卡，包括最小標準尺寸的PCIe密碼卡電路板、金屬屏蔽罩；PCIe密碼卡電路板上設置有MCU嵌入式處理器、FPGA可編程邏輯芯片、多組密碼芯片和擴展連接器，PCIe密碼卡電路板上表面設置有一圈與金屬屏蔽罩配合焊接的焊盤；PCIe密碼卡電路板和金屬屏蔽罩之間設置有擴展密碼模塊，擴展密碼模塊上設置有擴展密碼芯片，擴展密碼模塊通過連接器堆疊連接在擴展連接器上。本實用新型的有益效果：能夠在同一時刻并行執(zhí)行多種密碼算法，可以擴展連接更多密碼芯片，能夠擴展性能和功能，并且能夠進行物理防護，主動銷毀密鑰。

技術領域

本實用新型涉及信息安全和密碼技術領域，具體來說，涉及一種多線程PCIe密碼卡。

背景技術

目前，公知的PCIe密碼卡構造是由MCU處理器、密碼芯片、FPGA、PCIe橋接邏輯芯片組合而成，主要用于信息安全領域的數(shù)據(jù)加解密、簽名、驗簽等。其中，密碼芯片負責按照國家密碼局的標準實現(xiàn)密碼運算，MCU負責算法調度，F(xiàn)PGA和PCIe橋接邏輯芯片組合實現(xiàn)PCIe接口，通過放置多種密碼芯片實現(xiàn)多種密碼算法。

但是，現(xiàn)有密碼卡存在諸多問題，其中包括，單線程模式，同一時刻只能執(zhí)行一種密碼算法，導致多種密碼芯片不能同時并行工作，整體運算性能低；密碼算法功能固定，不能靈活擴展連接更多芯片以及新標準的密碼芯片，不能實現(xiàn)性能擴展和新標準密碼算法；采用多顆芯片實現(xiàn)PCIe邏輯，電路板尺寸大；缺乏必要的物理防護。

針對相關技術中的問題，目前尚未提出有效的解決方案。

實用新型內(nèi)容

針對相關技術中的上述技術問題，本實用新型提出一種多線程PCIe密碼卡，能夠解決以上技術問題。

為實現(xiàn)上述技術目的，本實用新型的技術方案是這樣實現(xiàn)的：

一種多線程PCIe密碼卡，包括最小標準尺寸的PCIe密碼卡電路板、金屬屏蔽罩；所述PCIe密碼卡電路板上設置有MCU嵌入式處理器、FPGA可編程邏輯芯片、多組密碼芯片和擴展連接器，所述PCIe密碼卡電路板上表面設置有一圈與所述金屬屏蔽罩配合焊接的焊盤；所述PCIe密碼卡電路板和所述金屬屏蔽罩之間設置有擴展密碼模塊，所述擴展密碼模塊上設置有擴展密碼芯片，所述擴展密碼模塊通過連接器堆疊連接在所述擴展連接器上；所述FPGA可編程邏輯芯片包括指令緩存、數(shù)據(jù)緩存、若干指令協(xié)處理器，所述指令緩存通過總線連接所述MCU嵌入式處理器，所述數(shù)據(jù)緩存通信連接有PCIe接口；每組所述密碼芯片通過總線連接一個所述FPGA可編程邏輯芯片的指令協(xié)處理器，所述擴展密碼芯片通過所述擴展連接器通過總線連接一個所述FPGA可編程邏輯芯片的指令協(xié)處理器，每個所述指令協(xié)處理器通過總線連接所述指令緩存；所述MCU嵌入式處理器通過FPGA可編程邏輯芯片間接連接有密鑰存儲芯片；所述FPGA可編程邏輯芯片通信連接所述金屬屏蔽罩。

進一步的，多組所述密碼芯片為兩組，分別為相同功能的密碼芯片一、密碼芯片二和相同功能的密碼芯片三、密碼芯片四。

進一步的，與所述密碼芯片連接的所述FPGA可編程邏輯芯片的所述指令協(xié)處理器為兩個，包括指令協(xié)處理器一和指令協(xié)處理器二。

進一步的，所述指令協(xié)處理器一通過總線連接所述密碼芯片一和密碼芯片二；所述指令協(xié)處理器二通過總線連接所述密碼芯片三和密碼芯片四。

進一步的，所述FPGA可編程邏輯芯片連接每組所述密碼芯片的總線速率大于所述密碼芯片一和密碼芯片二或所述密碼芯片三和密碼芯片四的總和。

進一步的，所述密碼芯片一和密碼芯片二或所述密碼芯片三和密碼芯片四之間采用流水操作，共享使用總線。

進一步的，所述密碼芯片可執(zhí)行SM1\SM2\SM3\SM4\RSA\ECC\以及隨機數(shù)等密碼算法。

進一步的，所述總線為32位總線。