[實用新型]用于多接口的綜合測試系統(tǒng)有效
| 申請?zhí)枺?/td> | 201720944728.9 | 申請日: | 2017-07-31 |
| 公開(公告)號: | CN207503207U | 公開(公告)日: | 2018-06-15 |
| 發(fā)明(設計)人: | 吳東;夏思宇;榮彬杰 | 申請(專利權)人: | 成都普諾科技有限公司 |
| 主分類號: | G06F11/22 | 分類號: | G06F11/22;G06F13/40 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 610000 四川省成都市高新區(qū)(西*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 子模塊 綜合測試系統(tǒng) 多接口 數(shù)字音頻接口 本實用新型 背板模塊 光纖接口 數(shù)據(jù)傳輸 外部模塊 電源模塊 高速接口 高速總線 擴展接口 擴展模塊 內(nèi)部設置 音頻輸出 主板模塊 功能卡 卡發(fā)送 | ||
本實用新型公開了本實用新型用于多接口的綜合測試系統(tǒng),用于多接口的綜合測試系統(tǒng),包括背板模塊上設置有電源模塊、PCI擴展槽、PCI功能卡和主板模塊,背板模塊與PC機通過NGA/DVI進行數(shù)據(jù)傳輸,PCI擴展槽內(nèi)設置有若干個PCI?e載卡,PCI?e載卡內(nèi)部設置有FMC擴展接口與外部模塊連接。所述外部模塊包括LVDS高速接口子模塊、數(shù)字音頻接口子模塊、光纖接口子模塊、擴展模塊,所述高速接口子模塊、光纖接口子模塊通過PCIE高速總線進行數(shù)據(jù)傳輸,數(shù)字音頻接口子模塊接收PCI?e載卡發(fā)送的數(shù)據(jù)進行音頻輸出。
技術領域
本實用新型涉及一種測試系統(tǒng),具體涉及用于多接口的綜合測試系統(tǒng)。
背景技術
現(xiàn)在很多測試系統(tǒng)上采用的接口都只能滿足單一的功能。并且傳輸效率緩慢,常常各個模塊間相互影響,傳輸數(shù)據(jù)的效率低,測試緩慢,進而影響工作效率,在工控機中采用的接口其傳輸數(shù)據(jù)的總線不匹配,數(shù)據(jù)間相互甲流比較困難。
本實用新型采用的用于多接口的綜合測試系統(tǒng)具有測試多種接口的功能,在滿足最少接口種類和數(shù)量的情況下,要求該設備的接口還具備一定的可擴展性,以備增加后續(xù)功能。通過對需求的分析,該設備需要測試的接口功能具有種類多,數(shù)量多的特點,同時某些接口的指標要求不常用,在滿足上述功能和接口需求的情況下,還需要具備一定的接口可擴展性。
經(jīng)過多種方案的詳細對比和論證,提出采用通用工控機,內(nèi)部集成多種類型和接口的板卡,同時保留部分通用接口用于擴展的方案。其中板卡采用PCI-E和PCI兩種插卡式的板卡解決方案。
實用新型內(nèi)容
本實用新型所要解決的技術問題是目前的綜合測試系統(tǒng),傳輸信號單一,數(shù)據(jù)間交互困難,并且很多系統(tǒng)的擴展性能差,本實用新型目的在于提供用于多接口的綜合測試系統(tǒng),解決上述的問題。
本實用新型通過下述技術方案實現(xiàn):
用于多接口的綜合測試系統(tǒng),包括背板模塊上設置有電源模塊、PCI擴展槽、PCI功能卡和主板模塊,背板模塊與上位機通過NGA/DVI進行數(shù)據(jù)傳輸,PCI擴展槽內(nèi)設置有若干個 PCI-e載卡,PCI-e載卡內(nèi)部設置有FMC擴展接口與外部模塊連接。
進一步地,所述外部模塊包括LVDS高速接口子模塊、數(shù)字音頻接口子模塊、光纖接口子模塊、擴展模塊,所述高速接口子模塊、光纖接口子模塊通過PCIE高速總線進行數(shù)據(jù)傳輸,數(shù)字音頻接口子模塊接收PCI-e載卡發(fā)送的數(shù)據(jù)進行音頻輸出。
進一步地,所述PCI-e載卡還包括內(nèi)存模塊、閃存模塊,F(xiàn)PGA模塊,所述內(nèi)存模塊和閃存模塊與FPGA模塊連接,F(xiàn)PGA模塊通過LVDS高速口、serdes高速口、I/O高速口與FMC 擴展接口進行數(shù)據(jù)傳輸,F(xiàn)PGA模塊還將數(shù)據(jù)發(fā)送至主板模塊。
進一步地,所述背板模塊設置的PCI擴展槽至少為2個。
進一步地,所述背板模塊設置的PCI功能卡至少為2個。
本實用新型采用的PCI-e載卡主要由FPGA作為核心處理器,與上位機采用PCIE2.0x8 接口,數(shù)據(jù)傳輸帶寬理論值高達40Gbps,而FPGA外部集成了DDR3高速緩存,對外采用 FMC連接器,從FPGA上引出了三種信號:
1、LVDS高速差分信號,能夠外接常用的LVDS信號外設,多組LVDS信號可以組合起來并行傳輸數(shù)據(jù),極大的增加了數(shù)據(jù)傳輸帶寬。
2、serdes高速差分信號,該信號是從FPGA的GTP口引出的信號,可以接自定義的serdes 信號外設,可以做RapidIO總線,接RapidIO總線外設,還可以做SGMII高速接口以及其他 serdes信號外設。
3、IO并行信號,可以作為常用的IO控制信號,也可以組成并行信號進行數(shù)據(jù)傳輸,也可以作為如SPI,I2C,UART等常用總線接相應的外設。FPGA的IO口是一種非常靈活的接口。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都普諾科技有限公司,未經(jīng)成都普諾科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201720944728.9/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。





