[實用新型]一種多閾值低電壓檢測電路

有效

• 申請?zhí)枺?/td>: 201720928302.4
• 申請日: 2017-07-27
• 公開（公告）號: CN207096859U
• 公開（公告）日: 2018-03-13
• 發(fā)明（設計）人: 居水榮
• 申請（專利權）人: 居水榮
• 主分類號: G05F1/565
• 分類號: G05F1/565;G05F1/567
• 代理公司: 無錫華源專利商標事務所(普通合伙)32228
• 代理人: 聶啟新

技術領域

本實用新型涉及電子電路領域，尤其是一種多閾值低電壓檢測電路。

背景技術

集成電路是指采用現代半導體加工技術加工而成的、內部集成了數量較大的晶體管、電阻電容等半導體器件、能完成特定功能且應用在現代電子系統(tǒng)中的一種微型部件。每一顆集成電路都需要有一個外部電壓供電裝置，并且該裝置必須維持在一定的電壓范圍內(即每一顆集成電路都有一個穩(wěn)定工作的電源電壓范圍)才能夠正常工作，若超出了集成電路的正常工作電壓范圍就可能造成工作紊亂。常用的外部電壓供電裝置包括化學干電池、鋰電池等，這些電池在給一顆集成電路供電時需要一定的時間，即集成電路的電源電壓從零上升到該電路的電源電壓規(guī)范值需要有一個過程。另一方面，以上電池在使用一段時間后其電壓會慢慢降低，因此集成電路在使用過程中其電源電壓是經常變化的，必須確保這種變化的范圍保持在該電路的電源電壓規(guī)范范圍內，否則將造成電路內部信號出現不確定或者與預期結果相違背的情況，從而使得電路出現誤操作等。

為了避免電路出現不正常的工作狀態(tài)，通常會使用低電壓檢測電路對電源電壓進行實時監(jiān)測，當電源電壓低于低電壓檢測有效值LVDA時，執(zhí)行報警、復位和啟動后備電池等操作。反之，當電源電壓從零開始慢慢上升(這時由于電源電壓很低，因此低電壓檢測結構肯定是起作用的)，當超過低電壓檢測釋放值LVDR時，低電壓檢測被釋放，電路進入正常的工作狀態(tài)。因此對某一個低電壓檢測結構來說，其低電壓檢測值實際包括LVDA、LVDR兩個值來表征其性能指標。

目前常見的低電壓檢測電路如圖1所示，通常都采用一種能夠體現電源電壓變化的分壓結構，產生一個分壓電壓信號，再與參考電壓電路產生的參考電壓一起輸入比較器中進行比較，根據比較結果進行必要的處理，如延遲、整形等，然后輸出相應的低電壓檢測信號，這種低電壓檢測電路對參考電壓要求很高，同時由于其只具有唯一的低電壓檢測值，因此檢測局限性也比較大，在實際應用過程中，可能會選用不同數量的化學干電池為集成電路供電，當化學干電池的數量不同時，低電壓檢測值(包括LVDA和LVDR)也應該不同，顯然圖1公開的檢測電路無法對不同的低電壓檢測值進行檢測，無法適用于不同的應用場景。

實用新型內容

本發(fā)明人針對上述問題及技術需求，提出了一種多閾值低電壓檢測電路，本申請可以設置多組低電壓檢測閾值，從而滿足不同集成電路對低電壓檢測功能的要求。

本實用新型的技術方案如下：

一種多閾值低電壓檢測電路，該電路包括：信號輸入端、m個控制信號端、信號輸出端、分壓模塊、帶隙基準模塊、電阻控制模塊、比較模塊和觸發(fā)器，電阻控制模塊包括m個輸入端和2^m個輸出端，m為正整數；

分壓模塊的輸入端連接信號輸入端，分壓模塊的輸出端連接比較模塊的第一電壓輸入端，帶隙基準模塊的輸出端連接比較模塊的第二電壓輸入端，比較模塊的輸出端連接觸發(fā)器的輸入端，觸發(fā)器的輸出端連接信號輸出端；分壓模塊中包括依次串聯(lián)的第一可變電阻、第一電阻和第二電阻，該串聯(lián)電路的一端連接分壓模塊的輸入端、另一端接地，第一電阻和第二電阻的公共端連接分壓模塊的輸出端，第一可變電阻的控制端連接電阻控制模塊的輸出端，電阻控制模塊的每個輸入端分別連接一個控制信號端；信號輸入端用于連接待檢測的電源電壓，信號輸出端用于輸出低電壓檢測信號，m個控制信號端用于接收至少兩個不同的控制信號組，多閾值低電壓檢測電路在接收到不同的控制信號組時，通過信號輸出端輸出與控制信號組對應的低電壓檢測信號。

其進一步的技術方案為，第一可變電阻包括N個依次串聯(lián)的分壓電阻，每個分壓電阻分別與一個傳輸門并聯(lián)，每個傳輸門的控制端分別連接電阻控制模塊的一個輸出端，1≤N≤2^m且N為整數。

其進一步的技術方案為，比較模塊包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，第一NMOS管的柵極與第二NMOS管的柵極相連并連接第一NMOS管的漏極，第一NMOS管的源極和第二NMOS管的源極分別接地，第一NMOS管的漏極還連接第一PMOS管的源極，第一PMOS管的柵極連接比較模塊的第一電壓輸入端，第二NMOS管的漏極連接第二PMOS管的源極，第二PMOS管的柵極連接比較模塊的第二電壓輸入端，第二NMOS管和第二PMOS管的公共端連接比較模塊的輸出端；