[實用新型]一種芯片堆棧立體封裝結構

有效

• 申請?zhí)枺?/td>: 201720910209.0
• 申請日: 2017-07-25
• 公開（公告）號: CN207116426U
• 公開（公告）日: 2018-03-16
• 發(fā)明（設計）人: 不公告發(fā)明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/488
• 代理公司: 北京市鑄成律師事務所11313
• 代理人: 張臻賢,由元

1.一種芯片堆棧立體封裝結構，其特征在于，包括：

存儲器芯片堆棧體，主要由多個存儲芯片堆棧組成，所述存儲器芯片堆棧體更包括多個導電穿孔，貫穿所述存儲芯片，用以電性溝通所述存儲芯片，所述存儲器芯片堆棧體的一安裝表面包括一覆晶接合區(qū)；

重布線層，形成于所述存儲器芯片堆棧體的所述安裝表面上，所述重布線層包括多個配置在所述覆晶接合區(qū)之外的扇出接墊、以及配置在所述覆晶接合區(qū)內的多個第一覆晶接墊與多個第二覆晶接墊，所述重布線層還包括多個第一線路與多個第二線路，所述第一線路連接所述扇出接墊與所述第一覆晶接墊，所述第二線路連接所述第二覆晶接墊與所述導電穿孔，所述第一覆晶接墊與所述第二覆晶接墊之間包含一斷路間隔；

基板，具有一窗口孔，所述存儲器芯片堆棧體的所述安裝表面安裝于所述基板下，以使得所述存儲器芯片堆棧體的所述覆晶接合區(qū)完整顯露在所述基板的所述窗口孔中，并且所述基板電性連接至所述扇出接墊；及

緩存芯片，經由所述窗口孔對準地設置于所述存儲器芯片堆棧體的所述覆晶接合區(qū)上，所述緩存芯片覆晶接合于所述重布線層，所述緩存芯片的多個凸塊接合至對應的所述第一覆晶接墊與所述第二覆晶接墊。

2.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，所述重布線層還包括至少一第三覆晶接墊以及至少一第三線路，所述第三線路連接所述重布線層的一接地扇出接墊經由所述第三覆晶接墊至所述存儲器芯片堆棧體的一接地導電穿孔。

3.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，所述導電穿孔的間距范圍為0～10μm，包括右端點值；所述斷路間隔大于或者等于所述第一覆晶接墊或者所述第二覆晶接墊中的覆晶墊之間的間距范圍10μm～50μm，包括端點值；所述扇出接墊之間的間距范圍為50μm～100μm，包括端點值。

4.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，當所述扇出接墊在所述窗口孔之外相對分布時，所述存儲器芯片堆棧體更包括多個凸塊陣列，設置于所述扇出接墊上，以接合所述基板。

5.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，當所述扇出接墊相對所述窗口孔內分布時，所述芯片堆棧立體封裝結構還包含多個引線，經由所述窗口孔連接所述扇出接墊與所述基板的打線墊。

6.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，所述緩存芯片通過凸塊結合至所述第一覆晶接墊及所述第二覆晶接墊。

7.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，所述導電穿孔具有芯片長度，并個別貫穿對應的所述存儲芯片。

8.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，另包括一封裝材料體，包覆所述存儲器芯片堆棧體，并且所述封裝材料體更填滿所述窗口孔，以包覆所述緩存芯片。

9.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，另包括多個焊球，接合于所述基板的未包覆表面。

10.如權利要求1所述的芯片堆棧立體封裝結構，其特征在于，每一存儲芯片皆具有轉置線路，連接所述存儲芯片的焊墊與所述導電穿孔，使得所述導電穿孔為密集排列的轉置型態(tài)。

11.如權利要求1至10任一項所述的芯片堆棧立體封裝結構，其特征在于，所述重布線層與最鄰近的所述存儲芯片之間更形成一介電緩沖層，所述第二線路穿過所述介電緩沖層連接至所述導電穿孔。