[實(shí)用新型]一種自動(dòng)適配輸出電流的OTG功能電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201720835210.1
• 申請(qǐng)日: 2017-07-11
• 公開（公告）號(hào): CN207037516U
• 公開（公告）日: 2018-02-23
• 發(fā)明（設(shè)計(jì)）人: 鄧波
• 申請(qǐng)（專利權(quán)）人: 深圳市華爾博思科技有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域：

本實(shí)用新型涉及一種自動(dòng)適配輸出電流的OTG功能電路，屬于技術(shù)領(lǐng)域。

背景技術(shù)：

現(xiàn)有的自動(dòng)適配輸出電流的OTG功能電路在使用時(shí)其穩(wěn)定差，而且控制不準(zhǔn)確，效率低。

實(shí)用新型內(nèi)容：

針對(duì)上述問題，本實(shí)用新型要解決的技術(shù)問題是提供一種自動(dòng)適配輸出電流的OTG功能電路。

本實(shí)用新型的一種自動(dòng)適配輸出電流的OTG功能電路，它包含芯片、數(shù)個(gè)電阻、數(shù)個(gè)電容、三極管、USB接口；所述芯片的1腳分別與電阻一、電阻二、電阻三的一端連接，所述電阻三的另一端與芯片的19腳、電容一的一端連接，所述電容一的另一端分別與電阻一、電阻二、電阻四、電阻五連接且接地，所述電阻四、電阻五分別與芯片的4腳、5腳連接，所述芯片的1腳分別與三極管一的集電極、電阻六連接，所述電阻六的另一端接地，所述三極管一的發(fā)射極與電阻七連接，且電阻七接地，所述三極管一的基極與電阻八的一端、GPIO_IOLIM_EN腳連接，所述電阻八的另一端接地；DC-EN接口通過電阻九與芯片的18腳連接，CHARGE接口與芯片的7腳、電阻十電性連接，所述電阻十的另一端接地，所述芯片的15腳與VBAT腳連接，所述芯片的8腳、14腳相連并與VCHG1腳、電容二、電容三的一端連接，所述電容二、電容三的另一端分別與電容四、電容五、電容六的一端、芯片的9腳、10腳、11腳連接，所述電容四、 電容五的另一端分別與電感的一端、VBAT腳連接，所述電容六的另一端分別與芯片的12腳、13腳、電感的另一端連接，所述芯片的6腳與電阻十一的一端、三極管二的1腳連接，所述三極管二的3腳分別與芯片的16、17腳、電阻十二的一端、電容七的一端連接，所述電阻十二的另一端、電容七的另一端相連并接地，所述三極管二的2腳分別與電阻十一、電阻十三、電容八、VBUS腳連接，所述電容八的另一端與電容九的一端連接且接地，所述電容九的另一端與電阻十三的另一端、芯片的20腳連接，所述USB接口的6、7、8、9腳相連并接地，所述USB接口的1腳與VCHG1腳、二極管一的負(fù)極連接，所述二極管一的正極接地，所述USB接口的5腳接地，所述USB接口的4腳通過電阻十五與USB_ID腳連接，所述USB接口的3腳與二極管二的負(fù)極、USB_DP腳連接，所述二極管二的正極接地，所述USB接口的2腳與二極管三的負(fù)極、USB_DM腳連接。

作為優(yōu)選，所述二極管二、二極管三均為穩(wěn)壓二極管。

作為優(yōu)選，所述芯片的型號(hào)為ETA6085。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果為：提高了穩(wěn)定性，使用方便，操作簡便，效率高，能節(jié)省時(shí)間。

附圖說明：

為了易于說明，本實(shí)用新型由下述的具體實(shí)施及附圖作以詳細(xì)描述。

圖1為本實(shí)用新型的電路圖一；

圖2為本實(shí)用新型的電路圖二。

具體實(shí)施方式：

為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明了，下面通過附圖中示出的具體實(shí)施例來描述本實(shí)用新型。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本實(shí)用新型的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本實(shí)用新型的概 念。