[實用新型]一種數字調制裝置

有效

• 申請號: 201720773637.3
• 申請日: 2017-06-29
• 公開（公告）號: CN206948363U
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 陸順杰;彭曉林;黃立斌
• 申請（專利權）人: 深圳市鼎陽科技有限公司
• 主分類號: H04L27/32
• 分類號: H04L27/32
• 代理公司: 深圳鼎合誠知識產權代理有限公司44281
• 代理人: 郭燕

1.一種數字調制裝置,包括嵌入式處理器、FPGA和DAC，其特征在于，所述FPGA包括：

參數配置單元，用于接收并根據嵌入式處理器輸入的期望波形類型和參數數據，分別輸出調制源參數、調制波參數和載波波形數據，所述調制源參數至少包括：調制頻率fm和調制類型，所述調制波參數至少包括：載波頻率f和當前進制M；

選擇單元，與參數配置單元相連接，用于接收參數配置單元輸出的調制源參數，根據所述調制源參數，選擇調制源和調制模式，并輸出相應的調制波數據，所述調制模式包括：MFSK、MASK、MPSK和DPSK；

調制源模塊，與選擇單元相連接，用于提供調制源以供所述選擇單元選擇，可供選擇的調制源包括：外部調制源、內部調制源和用戶自定義調制源；

調制控制單元，其第一輸入端與參數配置單元相連接，其第二輸入端與選擇單元相連接，根據參數配置單元輸出的調制波參數和選擇單元輸出的調制波數據，確定調制的頻率控制字、相位信息和衰減系數；

載波存儲器，其第一輸入端與參數配置單元相連接，接收所述參數配置單元輸出的載波波形數據并將其存儲，其第二輸入端與調制控制單元相連接，接收所述調制控制單元輸出的相位信息，將所述相位信息作為地址，讀取對應的載波波形數據，并將該載波波形數據輸出；

乘法器，其第一輸入端與調制控制單元相連接，其第二輸入端與載波存儲器相連接，根據調制控制單元輸出的衰減系數與載波存儲器輸出的載波波形數據，得到期望波形數據，并將該期望波形數據輸出至DAC。

2.如權利要求1所述的裝置，其特征在于，所述FPGA還包括：差分編碼器，所述差分編碼器連接于選擇單元與調制控制單元之間，當調制模式為DPSK時，差分編碼器對選擇單元輸出的調制波數據先進行差分編碼，再發送給調制控制單元。

3.如權利要求1所述的裝置，其特征在于，參數配置單元還輸出自定義調制波數據。

4.如權利要求3所述的裝置，其特征在于，所述調制源模塊包括：

碼型轉換器，用于提供外部調制源，其接收外調制輸入信號，按照系統支持的最高進制Mmax，將外調制輸入信號轉換為符合格式的Nmax比特調制波數據，其中，Nmax＝log2Mmax；

調制波存儲器，用于提供自定義調制源，其與參數配置單元相連接，接收參數配置單元發來的自定義調制波數據并將其存儲；

m序列發生器，用于提供內部調制源，其與參數配置單元相連接，根據參數配置單元輸出的調制頻率fm，輸出Nmax比特的偽隨機調制數據。

5.如權利要求4所述的裝置，其特征在于，所述調制源模塊還包括：調制源時鐘發生器，

所述調制源時鐘發生器接收參數配置單元發來的調制頻率fm參數，產生頻率為fm的時鐘，作為M序列發生器和調制波存儲器的參考時鐘。

6.如權利要求4所述的裝置，其特征在于，所述調制波存儲器或/和載波存儲器可以使用FPGA內部存儲器，也可以使用FPGA外掛存儲器。

7.如權利要求1所述的裝置，其特征在于，所述調制控制單元包括：

頻率選擇器，用于根據不同的調制模式、載波頻率f和當前進制M，發送相應的頻率控制字至相位處理器；

相位處理器，用于累加頻率控制字和計算相應的累加相位，并根據累加相位和初始相位，計算并輸出所述相位信息至載波存儲器；

衰減系數生成單元，用于根據不同的調制模式和當前進制M，發送相應的衰減系數至所述乘法器。

8.如權利要求7所述的裝置，其特征在于，所述相位處理器包括：

相位累加器，用于累加頻率控制字和計算相應的累加相位；

初始相位生成模塊，用于根據不同的調制模式，配置相應的初始相位；

加法器，其第一端與相位累加器相連接，其第二端與初始相位生成模塊相連接，根據相位累加器輸出的累加相位和初始相位生成配置的初始相位，計算并輸出所述相位信息至載波存儲器。