[實用新型]嵌入式集成電路

有效

• 申請號: 201720755769.3
• 申請日: 2017-06-26
• 公開（公告）號: CN207010636U
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 李學民;趙富君;陳瑞亮;王豆豆
• 申請（專利權）人: 石家莊市科恒電子有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22;H03K17/687
• 代理公司: 北京華仁聯合知識產權代理有限公司11588
• 代理人: 蘇雪雪

技術領域

本實用新型涉及電子電路技術領域，尤其涉及一種嵌入式集成電路。

背景技術

半導體集成電路內部電源與地線之間存在退耦合電容，電路板上的電源與半導體集成電路封裝管殼電源之間存在封裝電感，封裝管殼電源和半導體集成電路內部電源之間存在片上寄生電感，電路板上的地線與半導體集成電路封裝管殼地線之間存在封裝電感。當開關不斷的左右切換時，半導體集成電路的電源線與電路板上的地線中有較大的瞬態電流變化，這一瞬態電流經過封裝電感產生較大的交流電壓差波動，將造成半導體集成電路內部電源與內部地線電壓、半導體集成電路內部電源與電路板上的電源與地線電壓不同。這一現象叫做地彈效應，此效應在電源與地線中引入了地彈噪聲。低頻時，地噪聲主要是因為構成地線的導體等效為電阻，電路系統的電流都要流經地線而產生的電勢差波動。高頻時，地噪聲主要是因為構成地線的導體等效為電感，電路系統的電流快速變化地經過這個等效電感時，等效電感兩端激發出更強的電壓擾動。

由于地彈效應使地線電壓升高、電源線電壓降低，在電路工作的過程中使輸出管的柵源電壓減小，從而使驅動電流按平方率減小，大大減弱了輸出電路性能。當輸出電路驅動TTL電路時，由于地線電壓的升高與電源線電壓的降低，使輸出電路輸出的低電平信號與高電平信號達不到TTL電平的要求，從而產生邏輯錯誤。更為嚴重的是，由于地線長長地延伸到電路板的邊緣，像一根發射天線一樣不斷地向外輻射“地噪聲”。

在集成電路芯片中通常都包括一個上電復位電路，其在芯片上電過程中產生一個復位信號，使芯片中其他部分處于一個確定的初始狀態。上述各種情況，將導致電路板上的各種控制電路出現反復復位的問題。

實用新型內容

本實用新型針對現有技術的不足，提出一種嵌入式集成電路，解決了控制電路反復復位的問題。

為實現上述目的，本實用新型采用如下的技術方案：

第一方面，本實用新型提出一種嵌入式集成電路，包括：

鉗位電路，提供穩定閾值電壓；

檢測電路，提供可靠復位信號；

反相電路，提供反相復位信號；

所述鉗位電路、檢測電路、反相電路依次連接；

所述鉗位電路包括第一P晶體管(P1)、第一N晶體管(N1)，所述第一P晶體管(P1)與第一N晶體管(N1)在電源端與地之間串聯連接，

其中，所述第一P晶體管(P1)的源極接到電源端，柵極接地，所述第一N晶體管(N1)以二極管形式連接，柵極與漏極短接，并接到第一P晶體管(P1)的漏極，源極接地；

所述檢測電路包括第二P晶體管(P2)、第二N晶體管(N2)，所述第二P晶體管(P2)與第二N晶體管(N2)在電源端與地之間串聯連接，

其中，所述第二P晶體管(P2)的源極接到電源端，柵極接地，所述第二N晶體管(N2)的柵極接到鉗位電路的第一P晶體管(P1)的漏極，漏極接到第二P晶體管(P2)的漏極，源極接地；

所述反相電路包括上拉電路與反相器，所述上拉電路、反相器同時連接延遲電路第二P晶體管(P2)的漏極，并輸出復位信號。

優選地，所述上拉電路由第三晶體管(P3)構成，其中，所述第三晶體管(P3)的源極與電源電壓VDD連接，漏極、柵極同時與反相器的輸入端連接。

優選地，所述反相器為74LS04。

優選地，所述晶體管采用場效應管、雙極晶體管中的一種或多種。

優選地，所述第一P晶體管(P1)、第二P晶體管(P2)及第三P晶體管(P3)為PMOS管，第一N晶體管(N1)、第二N晶體管(N2)為NMOS管。

優選地，所述嵌入式集成電路用于芯片中。

第二方面，本實用新型提出一種終端，包括使用第一方面所述的嵌入式集成電路。

本實用新型的有益效果：本實用新型的嵌入式集成電路，利用鉗位電路限定復位電壓，只有當電壓電壓達到限定復位電壓，復位電路才開始工作，從而保證輸出脈沖的電壓值能夠初始化控制電路，避免了在的較強的地彈效應情況下，電源電壓劇烈波動導致控制電路反復復位。

附圖說明

用附圖對本實用新型作進一步說明，但附圖中的實施例不構成對本實用新型的任何限制。

圖1是本實用新型嵌入式集成電路一實施例電路示意圖。

具體實施方式