[實用新型]一種MCU芯片中的低功耗ROM接口電路

有效

• 申請號: 201720625412.3
• 申請日: 2017-06-01
• 公開（公告）號: CN207134139U
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 萬上宏;葉媲舟;涂柏生
• 申請（專利權）人: 深圳市博巨興實業發展有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 深圳力拓知識產權代理有限公司44313
• 代理人: 李偉

技術領域

本實用新型涉及一種接口電路，具體是一種MCU芯片中的低功耗ROM接口電路。

背景技術

MCU芯片具有很廣泛的應用。很多MCU芯片內部的程序存儲器都使用到低成本的ROM存儲器。市場上對于MCU芯片的應用需要多種多樣，針對于那些對于成本非常敏感，同時對MCU芯片功耗要求相對較高的應用場合來說，MCU芯片的設計者通過會在MCU芯片內部的ROM功耗控制上遇到困難。這是低功耗的應用場合，對于MCU芯片來說，訪問內部ROM存儲器的功耗可能會超過應用場合的允許的大小。本實用新型提出一種MCU芯片中的低功耗ROM接口電路方案，在芯片中的通過ROM接口管理模塊對ROM存儲器進行低功耗的讀時序控制，能夠節省ROM存儲器的功耗，從而使MCU芯片適用于低功耗應用要求。本實用新型還可以通過改變MCU芯片中延時控制單元的延時控制信息，使方案能夠適用于不同類型和不同性能的ROM的設計項目，具有適用性廣的、實用性強的優點。

實用新型內容

本實用新型的目的在于提供一種MCU芯片中的低功耗ROM接口電路，以解決上述背景技術中提出的問題。

為實現上述目的，本實用新型提供如下技術方案：

一種MCU芯片中的低功耗ROM接口電路，包括MCU內核、ROM接口控制模塊、ROM存儲器、芯片配置控制模塊和時鐘模塊，所述MCU內核分別連接ROM接口控制模塊和時鐘模塊，ROM接口控制模塊還分別連接存儲器、芯片配置控制模塊和時鐘模塊。

作為本實用新型的進一步技術方案：所述ROM接口控制模塊包括延時控制單元A、延時控制單元B和延時控制單元C，延時控制單元A的輸入端連接延時控制信號clk_mcu，輸出端連接與門Y1的輸入端，延時控制單元B的輸入端連接延時控制信號clk_mcu_d1，輸出端連接非門F1，非門F1的輸出端連接與門Y1的另一個輸入端，延時控制單元C的輸入端連接延時控制信號clk_mcu_d2，輸出端連接非門F2，非門F2的輸出端連接與門Y2的另一個輸入端，與門Y2的另一個輸入端連接延時控制信號clk_mcu。

與現有技術相比，本實用新型的有益效果是：本實用新型提出一種MCU芯片中的低功耗ROM接口電路方案，在芯片中的通過ROM接口管理模塊對ROM存儲器進行低功耗的讀時序控制，能夠節省ROM存儲器的功耗，從而使MCU芯片適用于低功耗應用要求。本實用新型還可以通過改變MCU芯片中延時控制單元的延時控制信息，使方案能夠適用于不同類型和不同性能的ROM的設計項目，具有適用性廣的、實用性強的優點。

附圖說明

圖1是MCU的系統框圖。

圖2是ROM接口控制模塊框圖。

圖3是ROM的時序模型示意圖。

具體實施方式

下面將對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

參閱圖1-3；本實用新型實施例中，一種MCU芯片中的低功耗ROM接口電路，包括MCU內核、ROM接口控制模塊、ROM存儲器、芯片配置控制模塊和時鐘模塊，所述MCU內核分別連接ROM接口控制模塊和時鐘模塊，ROM接口控制模塊還分別連接存儲器、芯片配置控制模塊和時鐘模塊。

ROM接口控制模塊包括延時控制單元A、延時控制單元B和延時控制單元C，延時控制單元A的輸入端連接延時控制信號clk_mcu，輸出端連接與門Y1的輸入端，延時控制單元B的輸入端連接延時控制信號clk_mcu_d1，輸出端連接非門F1，非門F1的輸出端連接與門Y1的另一個輸入端，延時控制單元C的輸入端連接延時控制信號clk_mcu_d2，輸出端連接非門F2，非門F2的輸出端連接與門Y2的另一個輸入端，與門Y2的另一個輸入端連接延時控制信號clk_mcu。