[實(shí)用新型]集成電路芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 201720615040.6
• 申請(qǐng)日: 2017-05-27
• 公開（公告）號(hào): CN206992079U
• 公開（公告）日: 2018-02-09
• 發(fā)明（設(shè)計(jì)）人: S·珀蒂迪迪埃;M·利薩特
• 申請(qǐng)（專利權(quán)）人: 意法半導(dǎo)體（克洛爾2）公司;意法半導(dǎo)體(魯塞)公司
• 主分類號(hào): H01L23/00
• 分類號(hào): H01L23/00;H01L23/538;H01L21/768
• 代理公司: 北京市金杜律師事務(wù)所11256
• 代理人: 王茂華,崔卿虎

技術(shù)領(lǐng)域

本公開涉及被增強(qiáng)免受從前側(cè)實(shí)施的攻擊的電子芯片。

背景技術(shù)

公司或剽竊者經(jīng)常試圖分析集成電路芯片的操作和構(gòu)成。

對(duì)芯片的連續(xù)的互連層進(jìn)行剝離并對(duì)其進(jìn)行分析是使得能夠獲得與芯片操作相關(guān)的信息的逆向工程技術(shù)。這種技術(shù)包括觀察例如由銅制成的、形成不同連接的金屬噴鍍。

在分析芯片的過程中，觀察到位于芯片上的元件被移除以到達(dá)第一互連層。通過根據(jù)材料進(jìn)行蝕刻或拋光來移除形成層的金屬噴鍍以及圍繞金屬噴鍍的一個(gè)或多個(gè)絕緣體。下一互連層因此露出并且可被觀察到。然后，進(jìn)而移除此層。

在單個(gè)芯片上而非在芯片的整塊板上實(shí)施此類操作。此類操作的關(guān)鍵問題是準(zhǔn)確地將這些層一一移除并且將其適當(dāng)?shù)匾钠降哪芰Α?shí)際上，如果某些區(qū)域比鄰近區(qū)域暴露得更多(或更少)，則將干擾分析。例如，此類差異將通過造成對(duì)屬于與在給定時(shí)間所考慮的互連層級(jí)不同的互連層級(jí)的材料進(jìn)行蝕刻而干擾過程的其余部分，并因此有可能破壞尚未被分析的連接。

實(shí)用新型內(nèi)容

在此提供了一種目的在于使如上文所描述的逆向工程技術(shù)的實(shí)施變得困難或甚至不可實(shí)現(xiàn)的芯片結(jié)構(gòu)。

因此，實(shí)施例提供了一種集成電路芯片，該集成電路芯片包括互連層級(jí)堆疊，每個(gè)互連層級(jí)由具有至少一個(gè)金屬噴鍍形成于其中的絕緣體層形成，該堆疊中形成有空腔，該空腔至少填充有第一材料，該第一材料的拋光和/或蝕刻速度與形成這些絕緣體層的材料的拋光和/或蝕刻速度相差至少10％。

根據(jù)實(shí)施例，在該集成電路芯片中形成多個(gè)空腔。

根據(jù)實(shí)施例，全部貫穿該互連堆疊形成該空腔。

根據(jù)實(shí)施例，該空腔的上部并未填充有該至少一種第一材料。

根據(jù)實(shí)施例，該上部包含至少一個(gè)金屬噴鍍。

根據(jù)實(shí)施例，該空腔的橫截面在從0.2μm至1μm的范圍內(nèi)。

根據(jù)實(shí)施例的集成電路芯片被增強(qiáng)免受從前側(cè)實(shí)施的攻擊。

前述和其它特征及優(yōu)點(diǎn)將在以下特定實(shí)施例的非限制性描述中結(jié)合附圖進(jìn)行詳細(xì)討論。

附圖說明

圖1是增強(qiáng)型芯片的實(shí)施例的橫截面視圖；

圖2至圖4是展示了圖1的實(shí)施例的制造步驟的橫截面視圖；以及

圖5是展示了替代性實(shí)施例的橫截面視圖。

具體實(shí)施方式

在各附圖中，相同的元件已被指定有相同的參考號(hào)，進(jìn)一步地，各附圖并不按比例繪制。為清楚起見，僅僅示出了并詳細(xì)描述對(duì)理解所描述的實(shí)施例有用的那些步驟和元件。

在以下描述中，在引用限制位置和定向(比如“前”“頂”“之上”“之下”“上”“下”等)的術(shù)語(yǔ)時(shí)，參照附圖的定向。

圖1展示了具有五個(gè)互連層級(jí)的集成電路芯片的實(shí)施例。該芯片被增強(qiáng)以免受前側(cè)攻擊。每個(gè)互連層級(jí)包括金屬噴鍍2。每個(gè)金屬噴鍍2通過通孔4連接至下互連層級(jí)的金屬噴鍍。在圖1所展示的實(shí)施例中，相同互連層級(jí)的金屬噴鍍2形成在相同的絕緣體層6中。在每個(gè)互連層級(jí)之上形成另一蝕刻停止絕緣體層8。最遠(yuǎn)離表面的互連層級(jí)的通孔4連接至形成在芯片中的部件的接觸區(qū)域10。絕緣體6例如是具有低電容率的介電材料(如例如，多孔SiOC)并且絕緣體8例如是SiN或SiCN。金屬噴鍍2和通孔4例如由銅制成。

空腔12形成在這五個(gè)互連層級(jí)的絕緣體層6和8中。空腔12填充有材料14，該材料的拋光和/或蝕刻速度與形成互連層級(jí)的絕緣體層6的材料的拋光和/或蝕刻速度相差至少10％。材料14可以例如是從原硅酸乙酯(TEOS)中例如通過化學(xué)氣相沉積(所謂的CVD法)形成的致密氮化硅或氧化硅。

作為變形，空腔12的壁可以覆蓋有包覆材料層，空腔12填充有填充材料。包覆材料可以例如是氮化硅或氧化硅(TEOS)。可能可以將鉭和/或氮化鉭層或者鈦和/或氮化鈦層添加到包覆層中。填充材料可以例如是鎢或鋁。

在通過連續(xù)移除形成互連層級(jí)的層以試圖對(duì)芯片的前側(cè)進(jìn)行攻擊的情況下，通過拋光或通過蝕刻來移除絕緣體層6，或者留下空腔12的填充材料14的凸起部分，或者在空腔12的填充材料14中制作凹陷。凸起部分或者凹陷的存在干擾了移除形成互連層級(jí)的層的隨后的步驟。

空腔12可以形成在每個(gè)芯片上的多個(gè)位置處。這些位置優(yōu)選地是不規(guī)則地選擇的，這使其方位難以預(yù)測(cè)。