[實用新型]一種用于數(shù)字基帶環(huán)回測試裝置有效
| 申請?zhí)枺?/td> | 201720567383.X | 申請日: | 2017-05-22 |
| 公開(公告)號: | CN206879107U | 公開(公告)日: | 2018-01-12 |
| 發(fā)明(設計)人: | 李科奕;侯斌 | 申請(專利權(quán))人: | 無錫德思普科技有限公司 |
| 主分類號: | H04W24/06 | 分類號: | H04W24/06;H04B17/00 |
| 代理公司: | 北京科家知識產(chǎn)權(quán)代理事務所(普通合伙)11427 | 代理人: | 陳娟 |
| 地址: | 214000 江蘇省無錫市新吳區(qū)太*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 用于 數(shù)字 基帶 測試 裝置 | ||
技術(shù)領域
本實用新型涉及數(shù)字基帶環(huán)回測試技術(shù)領域,具體為一種用于數(shù)字基帶環(huán)回測試裝置。
背景技術(shù)
一個完整的無線系統(tǒng)算法驗證需要很多方面的配合,比如算法平臺仿真驗證(包括MATLAB和高級語言的驗證),硬件平臺的驗證(可能包括基帶算法硬件驗證及射頻數(shù)據(jù)硬件驗證),在實際過程中,每一個環(huán)節(jié)都不能完全保證按照預設路線順利進行,因此,系統(tǒng)驗證環(huán)節(jié)的分步驟驗證顯得尤其重要,這樣就可以同步進行各項工作的有序開展,盡量避免聯(lián)調(diào)測試環(huán)節(jié)前彼此的進度。而在一個無線系統(tǒng)驗證中,數(shù)字基帶算法的驗證可能要經(jīng)過多次反復的實驗測試及修改驗證,一個專門驗證數(shù)字基帶算法的硬件平臺顯得尤為重要。可以將射頻測試過程中的困難分離出來,分別驗證,最后在統(tǒng)一的平臺上融合驗證,既可以任務并行化,又可以清晰分離問題源泉,因此本實用新型很有實際應用意義,為此,我們提出一種用于數(shù)字基帶環(huán)回測試裝置。
實用新型內(nèi)容
本實用新型的目的在于提供一種用于數(shù)字基帶環(huán)回測試裝置,以解決上述背景技術(shù)中提出的由軟件仿真到硬件驗證,容易出現(xiàn)除數(shù)字基帶以外的干擾因素的問題。
為實現(xiàn)上述目的,本實用新型提供如下技術(shù)方案:一種用于數(shù)字基帶環(huán)回測試裝置,包括第一SB3500芯片模塊、同步晶振模塊、緩存模塊、第二SB3500芯片模塊、電源模塊和通信模塊,所述第一SB3500芯片模塊分別電性雙向連接同步晶振模塊和緩存模塊,所述同步晶振模塊和緩存模塊均電性雙向連接第二SB3500芯片模塊,所述電源模塊分別電性輸出連接第一SB3500芯片模塊和第二SB3500芯片模塊,所述第二SB3500芯片模塊電性雙向連接通信模塊,所述第一SB3500芯片模塊和第二SB3500芯片模塊用于產(chǎn)生數(shù)字基帶信號,所述同步晶振模塊用于對數(shù)字基帶環(huán)回測試發(fā)射信號和接收信號進行同步,所述緩存模塊用于對數(shù)字基帶環(huán)回測試的發(fā)射數(shù)據(jù)進行緩和保護數(shù)字基帶芯片,所述通信模塊用于數(shù)字基帶環(huán)回測試裝置人機交互,所述電源模塊用于數(shù)字基帶環(huán)回測試裝置提供電源。
優(yōu)選的,所述第一SB3500芯片模塊和第二SB3500芯片模塊均包括三組四線程“SBX”DSP核、一組ARM9(ARM926EJ-S)核和四組PSD通道,且四組PSD通道與四組DSP核一一對應連接,所述PSD通道設置有16根并行數(shù)據(jù)總線、一根方向線和一根單向時鐘線。
優(yōu)選的,所述緩存模塊為16位輸入輸出緩存器
優(yōu)選的,所述通信模塊內(nèi)部使用的芯片為串口轉(zhuǎn)換芯片。
與現(xiàn)有技術(shù)相比,本實用新型的有益效果是:本實用新型基于SB3500的數(shù)字基帶環(huán)回測試系統(tǒng)結(jié)構(gòu)簡單,使用方便,有效解決純數(shù)字基帶環(huán)回測試驗證,本實用新型主要為數(shù)字基帶環(huán)回實現(xiàn)搭建一個測試裝置,實現(xiàn)由軟件仿真到硬件驗證,并且避開除數(shù)字基帶以外的干擾因素,具有真實可靠性。
附圖說明
圖1為本實用新型系統(tǒng)框圖;
圖2為本實用新型緩存模塊的芯片結(jié)構(gòu)示意圖;
圖3為本實用新型緩存模塊的芯片電路原理圖;
圖4為本實用新型數(shù)字基帶芯片PSD采樣時鐘時序圖;
圖5為本實用新型通信模塊的電路原理圖;
圖6為本實用新型數(shù)據(jù)同步時鐘模塊的原理圖。
圖中:1第一SB3500芯片模塊、2緩存模塊、3同步晶振模塊、4第二SB3500芯片模塊、5電源模塊、6通信模塊。
具體實施方式
下面將結(jié)合本實用新型實施例中的附圖,對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本實用新型一部分實施例,而不是全部的實施例。基于本實用新型中的實施例,本領域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例,都屬于本實用新型保護的范圍。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于無錫德思普科技有限公司,未經(jīng)無錫德思普科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201720567383.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





