[實用新型]視頻拼接處理器

有效

• 申請號: 201720566218.2
• 申請日: 2017-05-19
• 公開（公告）號: CN206865610U
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 周晶晶;葛敏鋒;梁正亮
• 申請（專利權）人: 西安諾瓦電子科技有限公司
• 主分類號: H04N5/262
• 分類號: H04N5/262;H04N5/265
• 代理公司: 深圳精智聯合知識產權代理有限公司44393
• 代理人: 鄧鐵華

技術領域

本實用新型涉及視頻處理技術領域，尤其涉及一種視頻拼接處理器。

背景技術

顯示屏可顯示單通道視頻輸入圖像，也可同時顯示多組視頻輸入圖像，各個通道圖像可以平鋪形成多宮格，每個通道的圖像可以任意比例縮小。這種實現效果多用于監控系統、戶外或室內屏幕廣告、舞臺屏幕顯示等應用場景。

傳統的多路輸入源-單通道輸出系統通常采用一個FPGA芯片，該FPGA芯片內部的每個圖像處理單元處理m路輸入圖像數據，總共n個單元處理m×n路輸入源的數據，最后拼接輸出。其中，圖像輸入源縮小的比例參數、緩存進內存的地址參數以及從內存讀出的地址參數均通過MCU進行配置。

由于單片FPGA的I/O資源和內部處理資源有限，所以傳統方案能夠處理的最大輸入源通常比較少，而采用更多I/O和內部處理資源的單片FPGA會明顯增加硬件成本。

實用新型內容

本實用新型的實施例提供一種視頻拼接處理器，解決單片FPGA資源有限、硬件成本高的問題。

一方面，提供了一種視頻拼接處理器，包括：圖像主處理電路和連接所述圖像主處理電路的微控制器；所述圖像主處理電路包括前級圖像處理器和后級圖像處理器；所述前級圖像處理器具有視頻輸入接口、第一串行收發器和連接在所述視頻輸入接口和所述第一串行收發器之間的數據處理單元，所述后級圖像處理器具有第二串行收發器、視頻輸出接口和連接在所述第二串行收發器和所述視頻輸出接口之間的畫面拼接單元，所述第一串行收發器連接所述第二串行收發器。

在本實用新型的一個實施例中，所述前級圖像處理器為多個，所述多個前級圖像處理器分別連接所述后級圖像處理器中的多個所述第二串行收發器，所述多個前級圖像處理器與所述后級圖像處理器為多對一連接關系。

在本實用新型的一個實施例中，所述多個前級圖像處理器之間依次級聯。

在本實用新型的一個實施例中，所述后級圖像處理器包括第二視頻輸入接口和連接在所述畫面拼接單元和所述第二視頻輸入接口之間的數據處理單元。

在本實用新型的一個實施例中，所述第一串行收發器和所述第二串行收發器均為吉比特收發器。

在本實用新型的一個實施例中，所述吉比特收發器為串行器/解串器收發器。

在本實用新型的一個實施例中，所述前級圖像處理器和所述后級圖像處理器均包括可編程邏輯器件。

再一方面，提供了一種視頻拼接處理器，包括：微控制器和連接所述微控制器的多個可編程邏輯器件；所述多個可編程邏輯器件包括一個第一可編程邏輯器件和除所述第一可編程邏輯器件之外的多個第二可編程邏輯器件；所述多個第二可編程邏輯器件通過吉比特收發器接口以并聯方式連接至所述第一可編程邏輯器件。

在本實用新型的一個實施例中，每一個所述第二可編程邏輯器件具有多個視頻輸入接口，所述第一可編程邏輯器件具有視頻輸出接口。

在本實用新型的一個實施例中，所述多個第二可編程邏輯器件之間依次級聯。

上述技術方案中的一個技術方案具有如下優點或有益效果：采用多級圖像處理器來構建圖像主處理電路，其作為前級的圖像處理器主要用于對輸入源圖像的數據處理并將處理后圖像數據發送至作為后級的圖像處理器，而作為后級的圖像處理器主要用于接收處理后圖像數據并進行畫面拼接輸出；通過多級圖像處理器來分工合作，可以有效利用圖像處理器的I/O資源和內部處理資源，達到降低硬件成本的目的。

附圖說明

為了更清楚地說明本實用新型實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本實用新型第一實施例中的視頻拼接處理器的結構示意圖；

圖2和圖3為單通道多畫面拼接顯示的不同效果示意圖。

圖4為本實用新型其它實施例中的視頻拼接處理器的結構示意圖；

圖5為本實用新型另一其它實施例中的視頻拼接處理器的結構示意圖。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

第一實施例