[實用新型]嵌入式軟件可靠性測試驗證系統

有效

• 申請號: 201720549645.X
• 申請日: 2017-05-17
• 公開（公告）號: CN206849004U
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 胡中澤
• 申請（專利權）人: 上海楊思信息科技有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種嵌入式軟件可靠性測試驗證系統，其特征在于，包括機構模擬器、控制系統和測量系統，控制系統由主控模塊、RS422通信板、AD采集板、MSK4300驅動板、1553B板卡、CAN板卡組成，主控模塊為實現C6701和80C32功能的兩塊控制板，系統采用標準的CPCI機箱，每個模塊設計成獨立的板卡形式，物理尺寸和電氣接口規范均符合標準CPCI規范,各板卡間的自定義擴展總線；在CPCI已有信號的基礎上，通過FPGA根據需要進行重定義來實現，通過對6UCPCI背板的P1、P2接口所包括的84個信號腳進行重定義，各模塊之間通過CPCI總線通信；測量系統接收碼盤數據，監控與CPCI總線上所有通信數據，并與PC機通過以太網進行通信。

2.根據權利要求1所述的嵌入式軟件可靠性測試驗證系統，其特征在于所述機構模擬器中的電機為直流無刷電機，減速箱為行星減速箱，角度傳感器的線數為5000。

3.根據權利要求2所述的嵌入式軟件可靠性測試驗證系統，其特征在于所述控制系統CPCI接口的設計方案為：FPGA通過橋接芯片PCI9054與CPCI總線連接，其內部使用異步雙口RAM來進行高速數據的緩沖，通過使用VerilogHDL語言編程來控制FPGA中的異步雙口RAM，以實現系統數據在嵌入式CUP板卡內存與CPCI板卡之間的高速傳輸。

4.根據權利要求2所述的嵌入式軟件可靠性測試驗證系統，其特征在于所述主控模塊還包括FPGA01和FPGA02功能模塊，RS422通信板為16通道422總線的數據通信，AD采集板為128通道模擬量采集。