[實用新型]一種適用于M?PCIE接口debug卡的主板

有效

• 申請號: 201720497183.1
• 申請日: 2017-05-08
• 公開（公告）號: CN206710958U
• 公開（公告）日: 2017-12-05
• 發明（設計）人: 曾衛東
• 申請（專利權）人: 深圳市英德斯電子有限公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種適用于M-PCIE接口debug卡的主板，其特征在于：其包括M-PCIE接口，所述M-PCIE接口包括54個引腳，分別為引腳1～引腳54；所述M-PCIE接口的引腳1通過電阻R1與主板的PCIE_WAKE_N連接；所述M-PCIE接口的引腳8通過電阻R3與主板的LED_G信號連接，所述M-PCIE接口的引腳10通過電阻R4與主板的LED_F連接，所述M-PCIE接口的引腳12通過電阻R5與主板的LED_E連接，所述M-PCIE接口的引腳14通過電阻R6與主板的LED_D連接，所述M-PCIE接口的引腳16通過電阻R7與主板的LED_C連接；所述M-PCIE接口的引腳22同時與二極管D1的正極、電阻R8連接，所述R8與3.3V電源連接，所述二極管D1的負極與主板的PLTRST_3P3_N信號連接；所述M-PCIE接口的引腳17通過電阻R9與主板的LED_B端連接；所述M-PCIE接口的引腳19通過電阻R10與LED_A連接；所述M-PCIE接口的引腳3通過電阻R11與DGH#信號端連接；所述M-PCIE接口的引腳36通過電阻R12與USB2_P0_DN連接，所述M-PCIE接口的引腳38通過電阻R13與USB2_P0_DP連接；所述M-PCIE接口的引腳5通過電阻R26與DGL#信號端連接。

2.根據權利要求1所述的適用于M-PCIE接口debug卡的主板，其特征在于：所述M-PCIE接口的引腳2同時與3.3V電源、引腳24、引腳52連接；所述M-PCIE接口的引腳4同時與引腳18、引腳26、引腳34、引腳40、引腳50、引腳54連接后接地；所述M-PCIE接口的引腳6同時與電容C2的一端、電容C1的一端和電容C3的一端、1.5V電源、引腳28、引腳48連接，所述電容C2的另一端、電容C1的另一端和電容C3的另一端連接后接地；所述M-PCIE接口的引腳30與主板的SMB_CLK0連接，所述M-PCIE接口的引腳32與主板的SMB_DATA0連接。

3.根據權利要求2所述的適用于M-PCIE接口debug卡的主板，其特征在于：所述 M-PCIE接口的引腳7與主板的MINI_PCIE_CLKREQ2_N連接；所述M-PCIE接口的引腳9同時與引腳15、引腳21、引腳27、引腳29、引腳35、引腳37、引腳43、引腳51、引腳53連接后接地；所述M-PCIE接口的引腳11與主板的PCIE_REFCLK2_DN連接，所述M-PCIE接口的引腳13與主板的PCIE_REFCLK2_DP連接；所述M-PCIE接口的引腳23通過電容C4與主板的SATA_RX0_DC_DP連接，所述M-PCIE接口的引腳25通過電容C5與主板的SATA_RX0_DC_DN連接；所述M-PCIE接口的引腳31通過電容C7與主板的SATA_TX0_C_DC_DN連接，所述M-PCIE接口的引腳33通過電容C8與主板的SATA_TX0_C_DC_DP連接；所述M-PCIE接口的引腳39同時與電容C10的一端、電容C11的一端、電容C12的一端、電源3.3V、引腳41連接，所述電容C10的另一端、電容C11的另一端、電容C12的另一端連接后接地。

4.根據權利要求3所述的適用于M-PCIE接口debug卡的主板，其特征在于：所述電容C1和電容C2為0.1μF，所述電容C3為22μF；所述電容C4、電容C5、電容C7和電容C8均為0.01μF，所述電容C10為10μF，所述電容C11和電容C12為0.1μF；所述電阻Rg為10KΩ，所述二極管D1的型號為RB751-40。