[實用新型]一種用于穩定運算放大器輸出電壓的電路

有效

• 申請號: 201720405810.4
• 申請日: 2017-04-18
• 公開（公告）號: CN207184429U
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 李冰;李珍珍
• 申請（專利權）人: 西安欣創電子技術有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 西安新思維專利商標事務所有限公司61114
• 代理人: 韓翎

1.一種用于穩定運算放大器輸出電壓的電路，其特征在于：包括運算放大器模塊OPAMP、共模點提取模塊、偏置電流模塊IBIAS、比較器模塊COMPARATOR,數位合成寄存器模塊和數字自動調諧電路模塊，所述的輸出端經共模點提取模塊分兩路信號輸出，一路信號輸出至第一比較器模塊COMPARATOR1，一路信號輸出至第二比較器模塊COMPARATOR2，所述第一比較器模塊COMPARATOR1和第二比較器模塊COMPARATOR2再經REG輸出到數字自動調諧電路模塊，所述數字自動調諧電路模塊與IBIAS連接，所述IBIAS還向OPAMP輸入IOUT。

2.根據權利要求1所述的一種用于穩定運算放大器輸出電壓的電路，其特征在于：所述的數字自動調諧電路模塊包括寄存器模塊Register、譯碼器模塊Decoder、加法器模塊Adder和時鐘產生電路Clock Generation Circuit；所述的寄存器模塊Register將信號依次通過譯碼器模塊Decoder、加法器模塊Adder、第二寄存器模塊Register輸出至第三寄存器模塊Register，所述第三寄存器模塊Register輸出至IBIAS，所述時鐘產生電路Clock Generation Circuit將信號通過三路分別輸出至第一寄存器模塊Register、加法器模塊Adder和第二寄存器模塊Register、第三寄存器模塊Register，所述第二寄存器模塊Register還輸出5BITS至加法器模塊Adder。