[實(shí)用新型]一種基于CAN總線收發(fā)器的通信裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201720389973.8
• 申請(qǐng)日: 2017-04-13
• 公開（公告）號(hào): CN206993134U
• 公開（公告）日: 2018-02-09
• 發(fā)明（設(shè)計(jì)）人: 梁光林
• 申請(qǐng)（專利權(quán)）人: 北京光年無限科技有限公司
• 主分類號(hào): H04L12/40
• 分類號(hào): H04L12/40
• 代理公司: 北京聿華聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司11611
• 代理人: 朱繪,張文娟

1.一種基于CAN總線收發(fā)器的多主機(jī)通信裝置，所述裝置包括：

CAN總線收發(fā)器，符合CAN總線電平標(biāo)準(zhǔn)，配置為從帶有通用異步收發(fā)傳輸器UART的處理器接收待發(fā)送數(shù)據(jù)并進(jìn)行數(shù)據(jù)發(fā)送，并生成與發(fā)送數(shù)據(jù)相同的回環(huán)數(shù)據(jù)反饋給所述處理器；

帶有UART的處理器，所述處理器包含用于發(fā)送數(shù)據(jù)的發(fā)送引腳以及用于接收數(shù)據(jù)的接收引腳，所述處理器通過所述發(fā)送引腳及接收引腳與所述CAN總線收發(fā)器連接，進(jìn)行數(shù)據(jù)收發(fā)，其中，所述處理器還包括：

發(fā)送模塊，其配置為通過所述發(fā)送引腳向所述CAN總線收發(fā)器發(fā)送待發(fā)送數(shù)據(jù)；

接收模塊，其配置為通過所述接收引腳接收所述CAN總線收發(fā)器上來自其他主機(jī)的數(shù)據(jù)，以及在發(fā)送模塊發(fā)送數(shù)據(jù)后接收CAN總線收發(fā)器反饋的回環(huán)數(shù)據(jù)；

數(shù)據(jù)比較器，其配置為在所述發(fā)送模塊完成數(shù)據(jù)發(fā)送后比較剛剛發(fā)送的數(shù)據(jù)以及所述回環(huán)數(shù)據(jù)，比較結(jié)果一致時(shí)判定數(shù)據(jù)發(fā)送成功。

2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述接收模塊還配置為：

在所述數(shù)據(jù)比較器判定數(shù)據(jù)發(fā)送成功時(shí)刪除回環(huán)數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送模塊還配置為發(fā)送數(shù)據(jù)完成后，向所述接收模塊發(fā)送數(shù)據(jù)比較請(qǐng)求；

所述接收模塊還配置為：

當(dāng)數(shù)據(jù)接收完成后，判斷是否存在數(shù)據(jù)比較請(qǐng)求，當(dāng)存在數(shù)據(jù)比較請(qǐng)求時(shí)，請(qǐng)求所述數(shù)據(jù)比較器進(jìn)行數(shù)據(jù)比較，否則，對(duì)接收到的數(shù)據(jù)進(jìn)行解包處理。

4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送模塊還配置為，當(dāng)數(shù)據(jù)比較器的比較結(jié)果為所述發(fā)送數(shù)據(jù)與所述回環(huán)數(shù)據(jù)不相符，刪除所述回環(huán)數(shù)據(jù)，重發(fā)所述待發(fā)送數(shù)據(jù)。

5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述發(fā)送模塊，還配置為在存在所述待發(fā)送數(shù)據(jù)時(shí)，確定所述CAN總線收發(fā)器是否處于空閑狀態(tài)，在所述CAN總線收發(fā)器空閑時(shí)通過所述發(fā)送引腳向所述CAN總線收發(fā)器發(fā)送所述待發(fā)送數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述處理器還包括監(jiān)聽模塊，所述監(jiān)聽模塊包括計(jì)時(shí)器及監(jiān)聽狀態(tài)機(jī)，其中：

所述發(fā)送模塊還配置為，在確定存在所述待發(fā)送數(shù)據(jù)時(shí)，向所述監(jiān)聽模塊發(fā)送監(jiān)聽請(qǐng)求，當(dāng)接收到所述監(jiān)聽模塊反饋所述CAN總線收發(fā)器空閑時(shí)，進(jìn)行數(shù)據(jù)發(fā)送；

所述監(jiān)聽狀態(tài)機(jī)配置為在接收到發(fā)送模塊的監(jiān)聽請(qǐng)求時(shí)，配置計(jì)時(shí)器為計(jì)數(shù)模式，若所述計(jì)時(shí)器計(jì)數(shù)為0，則反饋所述發(fā)送模塊所述CAN總線收發(fā)器空閑；

所述計(jì)時(shí)器配置為在計(jì)數(shù)模式時(shí)，通過外部引腳對(duì)所述CAN總線收發(fā)器與所述接收引腳之間的通信線路進(jìn)行計(jì)數(shù)。

7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述處理器還包括計(jì)時(shí)器，其中：

所述計(jì)時(shí)器配置為在所述接收模塊進(jìn)行數(shù)據(jù)接收時(shí)計(jì)時(shí)；

所述接收模塊還配置為進(jìn)行數(shù)據(jù)接收時(shí)，若所述計(jì)時(shí)器計(jì)時(shí)達(dá)到設(shè)定時(shí)長未接收到新數(shù)據(jù)，則停止進(jìn)行數(shù)據(jù)接收。

8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述處理器還包括監(jiān)聽模塊，所述監(jiān)聽模塊包括所述計(jì)時(shí)器及監(jiān)聽狀態(tài)機(jī)，其中：

所述接收模塊還配置為在檢測到待接收數(shù)據(jù)時(shí)，向所述監(jiān)聽模塊發(fā)送監(jiān)聽請(qǐng)求，當(dāng)接收到超時(shí)反饋時(shí)，停止數(shù)據(jù)接收；

所述監(jiān)聽狀態(tài)機(jī)配置為當(dāng)接收到接收模塊的監(jiān)聽請(qǐng)求時(shí)，配置計(jì)時(shí)器為定時(shí)模式，當(dāng)計(jì)時(shí)器反饋達(dá)到定時(shí)時(shí)長，向所述接收模塊發(fā)送超時(shí)反饋；

所述計(jì)時(shí)器配置為在定時(shí)模式時(shí)，進(jìn)行設(shè)定時(shí)長的計(jì)時(shí)，當(dāng)達(dá)到設(shè)定時(shí)長時(shí)，向所述監(jiān)聽狀態(tài)機(jī)反饋。

9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述接收模塊還配置為：

在每次接收到數(shù)據(jù)后，重發(fā)監(jiān)聽請(qǐng)求給所述監(jiān)聽模塊。

10.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述設(shè)定時(shí)長為3.5T個(gè)字節(jié)的發(fā)送時(shí)長。