[實用新型]一種無人機控制系統(tǒng)及無人機

有效

• 申請?zhí)枺?/td>: 201720347694.5
• 申請日: 2017-04-05
• 公開（公告）號: CN206877150U
• 公開（公告）日: 2018-01-12
• 發(fā)明（設計）人: 曾洪江;崔文亮;田利成
• 申請（專利權）人: 北京深遠世寧科技有限公司
• 主分類號: G05D1/08
• 分類號: G05D1/08;G05D1/10
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙)11371
• 代理人: 孫海杰

1.一種無人機控制系統(tǒng)，其特征在于，包括：主控單元、多個控制單元和采集單元，所述主控單元與每個所述控制單元分別連接，每個所述控制單元均連接有對應的采集單元；

所述采集單元，用于實時采集無人機在當前飛行環(huán)境下的飛行數(shù)據(jù)，并將所述飛行數(shù)據(jù)傳輸給與所述采集單元連接的控制單元；

所述控制單元，用于接收與所述控制單元連接的采集單元發(fā)送的所述飛行數(shù)據(jù)，對所述飛行數(shù)據(jù)進行處理，得到控制信號，并將所述控制信號傳輸給所述主控單元；其中，所述控制信號用于控制所述無人機的飛行狀態(tài)；

所述主控單元，用于接收所述多個控制單元分別發(fā)送的控制信號，并判斷接收的多個控制信號是否一致，根據(jù)判斷結果對所述無人機進行控制。

2.根據(jù)權利要求1所述的無人機控制系統(tǒng)，其特征在于，所述采集單元至少包括全球定位系統(tǒng)GPS模塊、慣性測量單元IMU、羅盤和氣壓計中的一種或多種；

所述GPS模塊，用于實時采集所述無人機在當前飛行環(huán)境下的位置信息和速度信息，用于所述控制單元生成控制所述無人機飛行速度的控制信號；

所述IMU，用于實時采集所述無人機在當前飛行環(huán)境下的加速度信息和角速度信息，用于所述控制單元生成控制所述無人機飛行姿態(tài)的控制信號；

所述羅盤，用于實時采集所述無人機在當前飛行環(huán)境下的地磁場信息，用于所述控制單元生成控制所述無人機飛行方向的控制信號；

所述氣壓計，用于實時采集所述無人機在當前飛行環(huán)境下的氣壓高度 信息，用于所述控制單元生成控制所述無人機飛行高度的控制信號。

3.根據(jù)權利要求1所述的無人機控制系統(tǒng)，其特征在于，

所述控制單元，還用于接收與所述控制單元連接的采集單元發(fā)送的所述飛行數(shù)據(jù)，并將所述飛行數(shù)據(jù)傳輸給所述主控單元；

所述主控單元，還用于接收所述多個控制單元分別發(fā)送的飛行數(shù)據(jù)，并判斷接收的多個飛行數(shù)據(jù)是否一致，根據(jù)判斷結果對所述無人機進行控制。

4.根據(jù)權利要求3所述的無人機控制系統(tǒng)，其特征在于，所述主控單元，還用于在判斷出接收的多個飛行數(shù)據(jù)不一致時，確定存在問題的控制單元，并將確定的所述控制單元進行重啟或隔離，以通過其他的控制單元對所述無人機進行控制；在判斷出接收的多個飛行數(shù)據(jù)一致時，通過所有控制單元對所述無人機進行協(xié)同控制。

5.根據(jù)權利要求1所述的無人機控制系統(tǒng)，其特征在于，還包括快速外設部件互連標準PCI-E總線；所述控制單元包括中央處理器CPU和現(xiàn)場可編程門陣列FPGA；

所述CPU通過所述PCI-E總線與所述FPGA連接。

6.根據(jù)權利要求5所述的無人機控制系統(tǒng)，其特征在于，所述FPGA與對應的所述采集單元通信連接；任一個CPU均與相鄰的兩個CPU連接，形成環(huán)狀拓撲結構；

所述FPGA，用于接收與所述FPGA連接的采集單元發(fā)送的所述飛行數(shù)據(jù)，并將所述飛行數(shù)據(jù)傳輸給與所述FPGA連接的CPU；

所述CPU，用于接收與所述CPU連接的FPGA發(fā)送的所述飛行數(shù)據(jù)，對所述飛行數(shù)據(jù)進行處理，得到控制信號；

所述CPU，還用于通過所述環(huán)狀拓撲結構將處理后的控制信號傳輸至相鄰的CPU。

7.根據(jù)權利要求5所述的無人機控制系統(tǒng)，其特征在于，每個所述FPGA均與所述主控單元連接；任一個FPGA均與其他的FPGA連接，形成網狀拓撲結構；

所述FPGA，還用于接收與所述FPGA連接的采集單元發(fā)送的所述飛行數(shù)據(jù)，并將所述飛行數(shù)據(jù)傳輸給與所述FPGA連接的主控單元；

所述主控單元，還用于接收與所述主控單元連接的FPGA發(fā)送的所述飛行數(shù)據(jù)，并將所述飛行數(shù)據(jù)傳輸至其他的FPGA；

和/或，

所述FPGA，還用于接收與所述FPGA連接的CPU發(fā)送的所述控制信號，并將所述控制信號傳輸給與所述FPGA連接的主控單元；

所述主控單元，還用于接收與所述主控單元連接的FPGA發(fā)送的所述控制信號，并將所述控制信號傳輸至其他的FPGA；

所述FPGA，還用于通過所述網狀拓撲結構將接收的飛行數(shù)據(jù)傳輸至其他的FPGA，和/或，通過所述網狀拓撲結構將接收的控制信號傳輸至其他的FPGA。