[實用新型]一種低壓軌至軌運算放大電路

有效

• 申請?zhí)枺?/td>: 201720314243.1
• 申請日: 2017-03-29
• 公開（公告）號: CN206650639U
• 公開（公告）日: 2017-11-17
• 發(fā)明（設計）人: 梅金碩;張勇;鄭國旭
• 申請（專利權）人: 哈爾濱理工大學
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低壓軌至軌運算放大電路，其特征在于：它由偏置電路（01）、恒定跨導的輸入級電路（02）、折疊共源共柵放大電路（03）和自適應負載的AB類輸出電路（04）組成。

2.如權利要求1所述的低壓軌至軌運算放大電路，其特征在于，所述偏置電路（01）包括：第一晶體管（M1）、第二晶體管（M2）、第三晶體管（M3）和第一電阻（R1）；其中，所述第一晶體管（M1）和第二晶體管（M2）均是P溝道場效應晶體管；所述第三晶體管（M3）是N溝道場效應晶體管；所述第一晶體管（M1）的柵極與第一晶體管（M1）的漏極、第一電阻（R1）的一端和第二晶體管（M2）的柵極相連，所述第一晶體管（M1）的源級與電源（VDD）相連；所述第二晶體管（M2）的源級與電源（VDD）相連，所述第二晶體管（M2）的漏極與第三晶體管（M3）的柵極和第三晶體管（M3）的漏極相連；所述第三晶體管（M3）的源級與地（GND）相連；所述第一電阻（R1）的一端與地（GND）相連。

3.如權利要求2所述的低壓軌至軌運算放大電路，其特征在于，所述恒定跨導的輸入級電路（02）包括：第四晶體管（M4）、第五晶體管（M5）、第六晶體管（M6）、第七晶體管（M7）、第八晶體管（M8）、第九晶體管（M9）、第十晶體管（M10）、第十一晶體管（M11）、第十二晶體管（M12）、第十三晶體管（M13）、第十四晶體管（M14）、第十五晶體管（M15）、第十六晶體管（M16）、第十七晶體管（M17）、第十八晶體管（M18）、第十九晶體管（M19）、第二十晶體管（M20）和第二十一晶體管（M21）；其中，所述第四晶體管（M4）、第五晶體管（M5）、第六晶體管（M6）、第七晶體管（M7）、第八晶體管（M8）、第九晶體管（M9）、第十二晶體管（M12）、第十八晶體管（M18）、第十九晶體管（M19）、第二十晶體管（M20）、第二十一晶體管（M21）均是P溝道場效應晶體管；所述第十晶體管（M10）、第十一晶體管（M11）、第十三晶體管（M13）、第十四晶體管（M14）、第十五晶體管（M15）、第十六晶體管（M16）、第十七晶體管（M17）均是N溝道場效應晶體管；所述第四晶體管（M4）的柵極與第六晶體管（M6）的柵極、第七晶體管（M7）的柵極和第二晶體管（M2）的柵極相連，所述第四晶體管（M4）的漏極與第五晶體管（M5）的源級和第十三晶體管（M13）的柵極相連，所述第四晶體管（M4）的源級與電源（VDD）相連；所述第五晶體管（M5）的柵極與第十三晶體管（M13）的漏極、第十晶體管（M10）的源級和第十一晶體管（M11）的源級相連，所述第五晶體管（M5）的漏極與地（GND）相連；所述第六晶體管（M6）的漏極與第七晶體管（M7）的源級相連，所述第六晶體管（M6）的源級與電源（VDD）相連；所述第八晶體管（M8）的源級與第七晶體管（M7）的漏極相連，所述第八晶體管（M8）的柵極與第十六晶體管（M16）的源級和第十七晶體管（M17）的漏極相連，所述第八晶體管（M8）的漏極與第九晶體管（M9）的源級、第十二晶體管（M12）的源級和第十六晶體管（M16）的柵極相連；所述第十晶體管（M10）的漏極與第十八晶體管（M18）的柵極和第十八晶體管（M18）的漏極相連，所述第十晶體管（M10）的柵極與第九晶體管（M9）的柵極相連，并且為所述低壓軌至軌運算放大電路的正輸入端；所述第十一晶體管（M11）的漏極與第二十晶體管（M20）的柵極和第二十晶體管（M20）的漏極相連，所述第十一晶體管（M11）的柵極與第十二晶體管（M12）的柵極相連，并且為所述低壓軌至軌運算放大電路的負輸入端；所述第十四晶體管（M14）的漏極與第十三晶體管（M13）的源級相連，所述第十四晶體管（M14）的柵極與第十五晶體管（M15）的柵極、第十七晶體管（M17）的柵極和第三晶體管（M3）的柵極相連，所述第十四晶體管（M14）的源級與第十五晶體管（M15）的漏極相連；所述第十五晶體管（M15）的源級與地（GND）相連；所述第十六晶體管（M16）的漏極與電源（VDD）相連；所述第十七晶體管（M17）的源級與地（GND）相連；所述第十八晶體管（M18）的源級與電源（VDD）相連，所述第十八晶體管（M18）的柵極與第十九晶體管（M19）的柵極相連；所述第十九晶體管（M19）的源級與電源（VDD）相連，所述第十九晶體管（M19）的漏極與第十二晶體管（M12）的漏極相連；所述第二十晶體管（M20）的源級與電源（VDD）相連，所述第二十晶體管（M20）的柵極與第二十一晶體管（M21）的柵極相連；所述第二十一晶體管（M21）的源級與電源（VDD）相連，所述第二十一晶體管（M21）的漏極與第九晶體管（M9）的漏極相連。