[實(shí)用新型]一種基于FPGA的邏輯分析儀

有效

• 申請(qǐng)?zhí)枺?/td>: 201720285293.1
• 申請(qǐng)日: 2017-03-22
• 公開（公告）號(hào): CN206638783U
• 公開（公告）日: 2017-11-14
• 發(fā)明（設(shè)計(jì)）人: 張喆;王宏斌;李穎;馬宏鋒;李祥林
• 申請(qǐng)（專利權(quán)）人: 蘭州工業(yè)學(xué)院
• 主分類號(hào): G01R31/3177
• 分類號(hào): G01R31/3177
• 代理公司: 廣東廣信君達(dá)律師事務(wù)所44329
• 代理人: 楊曉松

技術(shù)領(lǐng)域

本實(shí)用新型涉及數(shù)據(jù)信號(hào)測(cè)試領(lǐng)域，尤其涉及一種基于FPGA的邏輯分析儀。

背景技術(shù)

邏輯分析儀是一種常用的數(shù)據(jù)信號(hào)測(cè)試儀器。在各種數(shù)字系統(tǒng)軟硬件的調(diào)試測(cè)試,檢查故障以及性能分析中,它可以用于檢測(cè)數(shù)字電路工作中的邏輯信號(hào),并儲(chǔ)存后用波形等方式直觀地表示出來,便于設(shè)計(jì)人員進(jìn)行邏輯時(shí)序的檢測(cè),從而分析在電路設(shè)計(jì)中出現(xiàn)的錯(cuò)誤。在數(shù)字電路的調(diào)試中,通常需要同時(shí)測(cè)試多路信號(hào)的波形,分析它們之間的邏輯關(guān)系。示波器一般只能夠檢測(cè)兩路信號(hào)波形,在許多數(shù)字系統(tǒng)的研究中,往往需要同時(shí)觀察多路數(shù)據(jù)信號(hào)的時(shí)序關(guān)系,而有時(shí)信號(hào)不是周期性的,只使用示波器往往無法完整的了解信號(hào)之間的關(guān)系,因而要使用邏輯分析儀。邏輯分析儀是數(shù)據(jù)信號(hào)分析儀器中最有效、最典型的儀器之一。但是從上世紀(jì)七十年代邏輯分析儀出現(xiàn)至今,由于其體積龐大、價(jià)格昂貴，很大程度上影響了其在實(shí)際中的應(yīng)用，它的普及程度卻一直不高,百分之三十以上的數(shù)字系統(tǒng)設(shè)計(jì)人員不使用邏輯分析儀,主要的原因之一在于它的價(jià)格比較高。

現(xiàn)有的邏輯分析儀受制于成本限制，實(shí)際系統(tǒng)測(cè)試中應(yīng)用的較少。主要受制于處理器，前段采樣器件的采樣速率，器件的速度等因素的限制；卡式虛擬邏輯分析儀需要高速的數(shù)據(jù)采集卡，必須與電腦配合使用。

實(shí)用新型內(nèi)容

為解決現(xiàn)有的邏輯分析儀寫入速度較慢、采樣頻率不高，分析的范圍和質(zhì)量低等問題，本實(shí)用新型提出一種基于FPGA的邏輯分析儀。

本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的：

一種基于FPGA的邏輯分析儀，包括信號(hào)發(fā)生模塊、與所述信號(hào)發(fā)生模塊相連的控制模塊和與所述信號(hào)發(fā)生模塊和所述控制模塊相連的VGA顯示模塊；其中所述信號(hào)發(fā)生模塊用于對(duì)系統(tǒng)復(fù)位信號(hào)進(jìn)行異步復(fù)位和同步釋放，且包括CycloneII芯片，所述CycloneII芯片內(nèi)部的PLL例化得到多個(gè)穩(wěn)定可靠的時(shí)鐘信號(hào)；所述控制模塊包括時(shí)鐘分頻模塊、與所述時(shí)鐘分頻模塊相連的時(shí)鐘選擇模塊、與所述時(shí)鐘選擇模塊相連的波形數(shù)據(jù)存儲(chǔ)模塊、與所述波形數(shù)據(jù)存儲(chǔ)模塊相連的數(shù)據(jù)顯示格式轉(zhuǎn)換模塊和連接所述顯示格式轉(zhuǎn)換模塊的VGA接口；所述VGA接口連接所述VGA顯示模塊。

進(jìn)一步地，所述CycloneII芯片為EP2C20F484C7N芯片。

進(jìn)一步地，所述VGA顯示模塊的顯示屏為液晶顯示屏。

進(jìn)一步地，所述VGA顯示模塊包括按鍵控制模塊和觸控屏幕，所述按鍵控制模塊集成在所述觸控屏幕上。

本實(shí)用新型的有益效果在于，與現(xiàn)有技術(shù)相比，本實(shí)用新型使用液晶顯示器作為波形顯示屏幕，用FPGA控制，其接口、數(shù)據(jù)傳輸及數(shù)據(jù)顯示全是數(shù)字化工作的，實(shí)時(shí)采樣波形的顯示效果良好，且本實(shí)用新型具有成本低、速度快、方便攜帶的特點(diǎn)。

附圖說明

圖1是本實(shí)用新型基于FPGA的邏輯分析儀的結(jié)構(gòu)示意框圖；

圖2是本實(shí)用新型中控制模塊結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

請(qǐng)參見圖1和圖2，一種基于FPGA的邏輯分析儀，包括信號(hào)發(fā)生模塊、與所述信號(hào)發(fā)生模塊相連的控制模塊和與所述信號(hào)發(fā)生模塊和所述控制模塊相連的VGA顯示模塊；其中所述信號(hào)發(fā)生模塊用于對(duì)系統(tǒng)復(fù)位信號(hào)進(jìn)行異步復(fù)位和同步釋放，且包括CycloneII芯片，所述CycloneII芯片內(nèi)部的PLL例化得到多個(gè)穩(wěn)定可靠的時(shí)鐘信號(hào)；所述控制模塊包括時(shí)鐘分頻模塊、與所述時(shí)鐘分頻模塊相連的時(shí)鐘選擇模塊、與所述時(shí)鐘選擇模塊相連的波形數(shù)據(jù)存儲(chǔ)模塊、與所述波形數(shù)據(jù)存儲(chǔ)模塊相連的數(shù)據(jù)顯示格式轉(zhuǎn)換模塊和連接所述顯示格式轉(zhuǎn)換模塊的VGA接口；所述VGA接口連接所述VGA顯示模塊。

所述信號(hào)發(fā)生模塊對(duì)系統(tǒng)復(fù)位信號(hào)進(jìn)行異步復(fù)位、同步釋放，并且通過CycloneII芯片EP2C20F484C7N內(nèi)部的PLL例化得到多個(gè)穩(wěn)定可靠的時(shí)鐘信號(hào)。控制模塊包含時(shí)鐘分頻模塊、時(shí)鐘選擇模塊、波形數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)顯示格式轉(zhuǎn)換模塊、VGA接口等多個(gè)功能模塊，是采集控制的核心模塊，實(shí)現(xiàn)不同頻率邏輯電平的采集、存儲(chǔ)和顯示數(shù)據(jù)格式轉(zhuǎn)換。VGA顯示模塊包含界面設(shè)計(jì)和顯示驅(qū)動(dòng)的時(shí)序控制。