[實用新型]電平轉換驅動電路

有效

• 申請號: 201720256611.1
• 申請日: 2017-03-16
• 公開（公告）號: CN206595983U
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 陸建華;馬杰;徐毅
• 申請（專利權）人: 上海安其威微電子科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 上海華誠知識產權代理有限公司31300
• 代理人: 肖華

技術領域

本實用新型屬于集成電路設計領域，尤其涉及一種用于電平轉換的電平轉換驅動電路。

背景技術

隨著集成電路發展的多樣化，形成了在各種電壓域下工作的集成電路。正確的信號電平可以保證系統可靠的工作，防止電路由于過高或過低的電壓而受損。為了高效地傳輸信號，輸入/輸出接口成為了低壓轉換到高壓的橋梁。低轉高電平轉換電路被廣泛應用于現代多電源域集成電路中，將低電源域邏輯轉換到高電源域邏輯。

圖3為傳統的低轉高電平轉換電路，由依次串接于電源與參考地之間的典型交叉耦合PMOS晶體管對與典型差分輸入NMOS晶體管對構成。然而，在CMOS工藝中，圖3所示傳統的電平轉換電路有以下缺點：1、拉升輸出高電平的PMOS管需要使用高壓器件，而采用高壓器件將增加電路設計難度和工藝實現難度，增大版圖面積，也將產生更高的功耗；2、高壓器件的閾值電壓高于普通器件，如果傳輸較低電平，器件就可能截止，無法正常輸出。而且，該電路無法依照后級電路實現輸出電平的靈活轉換。

實用新型內容

本實用新型旨在解決以上缺陷，其目的是提供一種用于電平轉換的電平轉換驅動電路。該電平轉換驅動電路能夠實現電平提升功能，輸出高電平最大可轉換到MOS管的2倍耐壓值，并且該電路還能實現負電平轉換功能，輸出正負電平的最大值均可達到MOS管耐壓值。與其他電路相比，本實用新型所提供的電平轉換驅動電路特點是：無需額外的高壓器件；可實現一定范圍的高電平輸出；可實現正負電平輸出；高速驅動負載。

本實用新型提供了一種電平轉換驅動電路，包括：輸入級反相器，其輸入端作為所述電平轉換驅動電路的輸入端，電平鎖存器，其第一輸入端與所述輸入級反相器的輸入端連接，第二輸入端與所述輸入級反相器的輸出端連接；第一中間緩沖電路，其第二輸入端與所述電平鎖存器的第二輸出端連接，第二中間緩沖電路，其第二輸入端與所述電平鎖存器的第一輸出端連接，電平轉換鎖存器，其第一輸入端與所述第一中間緩沖電路的第三輸出端連接，第二輸入端與所述第二中間緩沖電路的第三輸出端連接，第一輸出端與所述第一中間緩沖電路的第一輸入端連接，第二輸出端與所述第二中間緩沖電路的第一輸入端連接，第一非交疊電平產生電路，其第一輸入端與所述第一中間緩沖電路的第一輸出端連接，第二輸入端與所述第一中間緩沖電路的第二輸出端連接，第二非交疊電平產生電路，其第一輸入端與所述第二中間緩沖電路的第一輸出端連接，第二輸入端與所述第二中間緩沖電路的第二輸出端連接，第一輸出緩沖電路，其第一輸入端與所述第一非交疊電平產生電路的第一輸出端、所述第二非交疊電平產生電路的第二控制端連接，第二輸入端與所述第一非交疊電平產生電路的第二輸出端、所述第二非交疊電平產生電路的第三控制端連接，第一輸出端與第二非交疊電平產生電路的第一控制端連接，第二輸出端與第二非交疊電平產生電路的第四控制端連接，第三輸入端作為所述電平轉換驅動電路的第一輸出端，以及第二輸出緩沖電路，其第一輸入端與所述第二非交疊電平產生電路的第一輸出端、所述第一非交疊電平產生電路的第二控制端連接，第二輸入端與所述第二非交疊電平產生電路的第二輸出端、所述第一非交疊電平產生電路的第三控制端連接，第一輸出端與第一非交疊電平產生電路的第一控制端連接，第二輸出端與第一非交疊電平產生電路的第四控制端連接，第三輸入端作為所述電平轉換驅動電路的第二輸出端。

進一步，根據如上所述的電平轉換驅動電路，所述輸入級反相器包括NMOS管和PMOS管，所述NMOS管的源極接地，漏極與所述PMOS管的漏極連接，柵極與所述PMOS管的柵極連接并作為所述輸入級反相器的輸入端，所述PMOS管的源極接入電平電壓VDDLOW，所述NMOS管的漏極作為所述輸入級反相器的輸出端，所述電平鎖存器包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，第一NMOS管的源極接地，漏極與第三PMOS管的漏極連接，柵極與第三PMOS管的柵極連接并作為所述電平鎖存器的第一輸入端，第二NMOS管的源極接地，漏極與第四PMOS管的漏極連接，柵極與第四PMOS管的柵極連接并作為所述電平鎖存器的第二輸入端，第一PMOS管的漏極與第三PMOS管的源極連接，柵極與第四PMOS管的漏極連接，源極接入電平電壓VDDLOW，第二PMOS管的漏極與第四PMOS管的源極連接，柵極與第三PMOS管的漏極連接，源極接入電平電壓VDDLOW，第三PMOS管的漏極作為所述電平鎖存器的第一輸出端，第四PMOS管的漏極作為所述電平鎖存器的第二輸出端。