[實(shí)用新型]一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201720247573.3
• 申請(qǐng)日: 2017-03-10
• 公開（公告）號(hào): CN206575499U
• 公開（公告）日: 2017-10-20
• 發(fā)明（設(shè)計(jì)）人: 潘玉玨;樓俊;朱民;王倩
• 申請(qǐng)（專利權(quán)）人: 中國計(jì)量大學(xué)
• 主分類號(hào): H04N5/225
• 分類號(hào): H04N5/225;H04N5/268;H04N19/40;H04N19/423;G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)，具體涉及FPGA的處理控制及圖像處理與顯示的方法，本實(shí)用新型屬于圖像采集與處理領(lǐng)域，用于實(shí)時(shí)輸出目標(biāo)的圖像信息。

背景技術(shù)

隨著現(xiàn)代電子技術(shù)的飛速發(fā)展，基于傅里葉變換成像光譜儀對(duì)目標(biāo)的實(shí)時(shí)探測與識(shí)別已成為目前光譜儀研究領(lǐng)域的熱點(diǎn)之一，而實(shí)時(shí)光譜復(fù)原技術(shù)是有效解決該問題的關(guān)鍵。

傅里葉變換成像光譜儀利用干涉儀獲得目標(biāo)的干涉圖，然后對(duì)干涉圖的每一行進(jìn)行傅里葉變換得到該行所對(duì)應(yīng)的目標(biāo)點(diǎn)的光譜信息。干涉儀系統(tǒng)是精密的光學(xué)儀器，價(jià)格高昂，實(shí)際工程應(yīng)用中，一般采用可見光相機(jī)來模擬干涉儀系統(tǒng)，具體做法為利用圖像處理系統(tǒng)采集一幀可見光圖像，然后對(duì)可見光圖像的每一行數(shù)據(jù)進(jìn)行傅里葉變換來模擬光譜復(fù)原的過程。

成像光譜儀幀頻高、信息量大，其光譜復(fù)原實(shí)時(shí)處理系統(tǒng)通常是以Fourier變換專用芯片或高速DSP器件為核心，但這種系統(tǒng)體積大，算法復(fù)雜，硬件處理電路升級(jí)困難，不便于移植和推廣；而FPGA以其效率高、成本低、可重構(gòu)性強(qiáng)等優(yōu)勢，在視頻圖像處理領(lǐng)域中扮演著越來越重要的角色。

發(fā)明內(nèi)容

本實(shí)用新型的目的在于，提供了一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)，它是由視頻采集模塊、存儲(chǔ)模塊、視頻編碼模塊和顯示模塊四部分構(gòu)成；所述視頻采集模塊包括：CCD攝像機(jī)、數(shù)模轉(zhuǎn)換處理器及Log算子模塊；所述存儲(chǔ)模塊用于存儲(chǔ)由解碼作用后的數(shù)字視頻信號(hào)；所述視頻編碼模塊實(shí)現(xiàn)輸出數(shù)據(jù)的格式轉(zhuǎn)化；所述顯示模塊實(shí)現(xiàn)圖像的顯示；所述數(shù)模轉(zhuǎn)換處理器與CCD攝像機(jī)及FPGA的IIC總線連接；所述Log算子模塊與數(shù)模轉(zhuǎn)換處理器連接；所述存儲(chǔ)模塊與視頻采集模塊連接；所述視頻編碼模塊與存儲(chǔ)模塊連接；所述顯示模塊與視頻編碼模塊連接。

在該基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中，所述數(shù)模轉(zhuǎn)換處理器為SAA7113芯片，此芯片強(qiáng)大的功能和處理速度，可以很好的滿足采集信號(hào)的需求。

在該基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中，所述Log邊緣檢測模塊用硬件描述語言在FPGA上實(shí)現(xiàn)，從根本上提高了算法的執(zhí)行速度，達(dá)到“實(shí)時(shí)采集、實(shí)時(shí)處理”及圖像去噪、檢測到較細(xì)邊緣的效果。

在該基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中，所述存儲(chǔ)模塊采用SDRAM動(dòng)態(tài)處理器，完成奇偶兩場信號(hào)的存儲(chǔ)。

在該基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中，所述視頻編碼模塊為FPGA通過色彩空間變換公式實(shí)現(xiàn)數(shù)據(jù)格式由PAL制式到RGB565制式的轉(zhuǎn)換。

在該基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中，所述顯示模塊通過串口通信模塊在PC上實(shí)現(xiàn)圖像顯示，所述串口通信模塊采用SP3232芯片與FPGA相互作用。

本實(shí)用新型提供的有益效果是基于FPGA實(shí)現(xiàn)的Log邊緣檢測算子實(shí)現(xiàn)對(duì)圖像的處理，算法執(zhí)行速度快，輸出圖像數(shù)據(jù)更精確。

附圖說明

圖1為本實(shí)用新型所涉及的一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)的整體示意圖。

圖2為本實(shí)用新型所涉及的一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中數(shù)模轉(zhuǎn)換處理器的原理圖。

圖3為本實(shí)用新型所涉及的一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)中串口通信模塊的原理圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說明。

圖1為本實(shí)用新型所涉及的一種基于FPGA的實(shí)時(shí)數(shù)據(jù)采集與顯示系統(tǒng)的整體示意圖。系統(tǒng)主要由視頻采集模塊、存儲(chǔ)模塊、視頻編碼模塊和顯示模塊組成。采集模塊主要包括CCD攝像機(jī)與SAA7113芯片和FPGA的IIC總線連接，IIC總線先對(duì)芯片SAA7113進(jìn)行初始化配置，CCD攝像機(jī)采集的PAL制式的電視視頻信號(hào)經(jīng)過解碼芯片SAA7113的處理輸出ITU656，YUV422格式的數(shù)字視頻數(shù)據(jù)，該數(shù)字信號(hào)經(jīng)過在FPGA上的Log算子模塊的處理達(dá)到圖像平滑、增強(qiáng)、檢測并定位的效果，再經(jīng)FPGA分離模塊的作用，數(shù)字視頻信號(hào)分奇場FIFO和偶場FIFO兩場存儲(chǔ)。存儲(chǔ)模塊采用開發(fā)板內(nèi)嵌的K4S281632O-LC75來存儲(chǔ)。視頻編碼模塊由FPGA按色彩空間變換公式把輸出FIFO中的數(shù)據(jù)轉(zhuǎn)換成RGB565格式。顯示模塊在串口通信模塊與FPGA的相互作用下最終在PC機(jī)上實(shí)現(xiàn)圖像顯現(xiàn)。