[實(shí)用新型]一種基于D鎖存器和或非門的搶答器

有效

• 申請(qǐng)?zhí)枺?/td>: 201720221139.8
• 申請(qǐng)日: 2017-03-08
• 公開(kāi)（公告）號(hào): CN206639480U
• 公開(kāi)（公告）日: 2017-11-14
• 發(fā)明（設(shè)計(jì)）人: 鄧云;陸曉玲
• 申請(qǐng)（專利權(quán)）人: 廣西職業(yè)技術(shù)學(xué)院
• 主分類號(hào): G09B23/18
• 分類號(hào): G09B23/18
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種搶答器，尤其是一種基于D鎖存器和或非門的搶答器，屬于電子技術(shù)領(lǐng)域。

背景技術(shù)

D鎖存器和或非門集成電路是常用的數(shù)字電路元件，也是數(shù)字電子技術(shù)課程教學(xué)的主要內(nèi)容之一。但通常關(guān)于D鎖存器和或非門集成電路的實(shí)訓(xùn)教學(xué)，多是關(guān)于芯片的邏輯驗(yàn)證，比較抽象和枯燥。在知識(shí)競(jìng)賽活動(dòng)中，通常需要用到搶答器，學(xué)生普遍對(duì)搶答器的功能比較熟悉，對(duì)搶答器工作原理也比較好奇。為此，我們?cè)O(shè)計(jì)一個(gè)采用D鎖存器和或非門集成電路來(lái)完成，功能和電路比較簡(jiǎn)單的搶答器電路，應(yīng)用于D鎖存器和或非門集成電路的實(shí)訓(xùn)教學(xué)，以調(diào)動(dòng)學(xué)生參與實(shí)訓(xùn)教學(xué)的興趣，提高教學(xué)成效。

實(shí)用新型內(nèi)容

本實(shí)用新型提供一種基于D鎖存器和或非門的搶答器，應(yīng)用于數(shù)字電子技術(shù)課程的D鎖存器和或非門集成電路的實(shí)訓(xùn)教學(xué)。

本實(shí)用新型所采取的具體技術(shù)方案如下：

一種基于D鎖存器和或非門的搶答器，搶答器的電路包括搶答開(kāi)關(guān)K0～K3、發(fā)光二極管D0～D3、電阻R0～R5、復(fù)位開(kāi)關(guān)K4、D鎖存器U1、或非門U2，其中搶答開(kāi)關(guān)K0的一端接電阻R0的一端和D鎖存器U1的D0輸入端，搶答開(kāi)關(guān)K1的一端接電阻R1的一端和D鎖存器U1的D1輸入端，搶答開(kāi)關(guān)K2的一端接電阻R2的一端和D鎖存器U1的D2輸入端，搶答開(kāi)關(guān)K3的一端接電阻R3的一端和D鎖存器U1的D3輸入端，搶答開(kāi)關(guān)K0～K3的另一端都接+5V電源，電阻R0～R3的另一端都接地；D鎖存器U1的Q0輸出端接發(fā)光二極管D0的正極和或非門U2的2腳，Q1輸出端接發(fā)光二極管D1的正極和或非門U2的3腳，Q2輸出端接發(fā)光二極管D2的正極和或非門U2的4腳，Q3輸出端接發(fā)光二極管D3的正極和或非門U2的5腳，發(fā)光二極管D0～D3的負(fù)極都接電阻R4的一端，電阻R4的另一端接地，或非門U2的2～5腳為一組四輸入或非門的四個(gè)輸入端；D鎖存器U1的數(shù)據(jù)鎖存端STB接或非門U2的1腳，輸出使能端接地，復(fù)位端MR接復(fù)位開(kāi)關(guān)K4的一端和電阻R5的另一端，復(fù)位開(kāi)關(guān)K4的另一端接+5V電源，電阻R5的另一端接地，或非門U2的1腳為一組四輸入或非門的輸出端。

上述D鎖存器U1采用CD4508芯片，CD4508芯片為雙4位D鎖存器，或非門U2采用CD4002芯片，CD4002芯片為雙4輸入端或非門。

本實(shí)用新型設(shè)計(jì)了一個(gè)采用D鎖存器和或非門集成電路為主要元件且功能和電路比較簡(jiǎn)單的搶答器，將該搶答器應(yīng)用于數(shù)字電子技術(shù)課程的D鎖存器和或非門集成電路的實(shí)訓(xùn)教學(xué)，可以調(diào)動(dòng)學(xué)生參與實(shí)訓(xùn)教學(xué)的興趣，從而提高教學(xué)成效。

附圖說(shuō)明

圖1是本實(shí)用新型電路圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步說(shuō)明。

如圖1所示，本基于D鎖存器和或非門的搶答器，其電路包括搶答開(kāi)關(guān)K0～K3、發(fā)光二極管D0～D3、電阻R0～R5、復(fù)位開(kāi)關(guān)K4、D鎖存器U1、或非門U2，其中搶答開(kāi)關(guān)K0的一端接電阻R0的一端和D鎖存器U1的D0輸入端，搶答開(kāi)關(guān)K1的一端接電阻R1的一端和D鎖存器U1的D1輸入端，搶答開(kāi)關(guān)K2的一端接電阻R2的一端和D鎖存器U1的D2輸入端，搶答開(kāi)關(guān)K3的一端接電阻R3的一端和D鎖存器U1的D3輸入端，搶答開(kāi)關(guān)K0～K3的另一端都接+5V電源，電阻R0～R3的另一端都接地；D鎖存器U1的Q0輸出端接發(fā)光二極管D0的正極和或非門U2的2腳，Q1輸出端接發(fā)光二極管D1的正極和或非門U2的3腳，Q2輸出端接發(fā)光二極管D2的正極和或非門U2的4腳，Q3輸出端接發(fā)光二極管D3的正極和或非門U2的5腳，發(fā)光二極管D0～D3的負(fù)極都接電阻R4的一端，電阻R4的另一端接地，或非門U2的2～5腳為一組四輸入或非門的四個(gè)輸入端；D鎖存器U1的數(shù)據(jù)鎖存端STB接或非門U2的1腳，輸出使能端接地，復(fù)位端MR接復(fù)位開(kāi)關(guān)K4的一端和電阻R5的另一端，復(fù)位開(kāi)關(guān)K4的另一端接+5V電源，電阻R5的另一端接地，或非門U2的1腳為一組四輸入或非門的輸出端。

上述D鎖存器U1采用CD4508芯片，CD4508芯片為雙4位D鎖存器，或非門U2采用CD4002芯片，CD4002芯片為雙4輸入端或非門。

K0～K3為四路搶答開(kāi)關(guān)，D0～D3為對(duì)應(yīng)的四路搶答顯示發(fā)光二極管，K4為復(fù)位開(kāi)關(guān)。當(dāng)按一下復(fù)位開(kāi)關(guān)K4，D鎖存器U1的Q0～Q3全輸出低電平，D0～D3全滅，搶答器進(jìn)入搶答狀態(tài)；當(dāng)按下任意一路搶答開(kāi)關(guān)時(shí)，D鎖存器U1對(duì)應(yīng)路輸出高電平，對(duì)應(yīng)路的發(fā)光二極管亮，同時(shí)，或非門U2輸出低電平，所輸出的低電平送回D鎖存器U1的數(shù)據(jù)鎖存端STB，使D鎖存器U1的輸出鎖存，從而使其它路的搶答輸入失效。