[實用新型]一種SSD控制芯片的布版結構

有效

• 申請號: 201720215637.1
• 申請日: 2017-03-07
• 公開（公告）號: CN206757616U
• 公開（公告）日: 2017-12-15
• 發明（設計）人: 李華東
• 申請（專利權）人: 記憶科技（深圳）有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 廣東廣和律師事務所44298
• 代理人: 葉新民

技術領域

本實用新型涉及集成芯片制造設備，特別涉及一種SSD控制芯片的布版結構。

背景技術

為了滿足嵌入式系統市場對于成本、功能和功耗的要求，SoC技術已經成為一種發展趨勢。SoC技術是以超深亞微米工藝和知識產權IP(Intel lectual Property)核復用為支撐，其設計觀念與傳統設計觀念完全不同。在SoC設計中，設計者面對的不再是電路芯片；而是能實現設計功能的IP模塊庫。SoC設計不能一切從頭開始，要將設計建立在較高的基礎之上，利用已有的IP核進行設計重用。建立在IP核基礎上的系統級芯片設計技術，使設計方法從傳統的電路級設計轉向系統級設計。SSD(固態硬盤)控制器是固態硬盤的核心控制部件，該控制部件就是現在更多的都在采用SoC技術，因此就要求在最小的面積上實現各類IP集成；由于面積的限制因此散熱問題將該設計的一個重要挑戰，要求芯片盡可能做到功耗低，由于各類IP核是固定的無法做出設計變更，因此只能通過優化各個IP核的排布和連接關系來降低功耗。

實用新型內容

本實用新型所要解決的技術問題是如何在較小的面積上通過調整芯片上各個IP核的排布來實現低功耗要求。

為了解決上述技術問題，本實用新型設計了一種SSD控制芯片的布版結構，其特征在于將控制芯片劃分為5大分區，分別為SATA分區、DDR分區、PLL分區、CPU分區和NFC分區，所述DDR分區設置在控制芯片的最左邊；所述NFC分區設置控制芯片的底邊位置；SATA分區、PLL分區和CPU分區設置在NFC分區的上面；PLL分區設置在控制芯片的中心位置；所述PLL分區設置在SATA分區和CPU分區之間，且盡可能靠近SATA分區和CPU分區。

所述的SSD控制芯片的布版結構，其特征在于所述DDR分區內部的DDR芯 片呈L形排列。

所述的SSD控制芯片的布版結構，其特征在于所述CPU分區的時鐘輸入端設置在左側，所述SATA分區的時鐘輸入端設置在右側。

所述的SSD控制芯片的布版結構,其特征在于所述NFC分區上設有4個通道的NFC PHY。

述的SSD控制芯片的布版結構，其特征在于所述的CPU分區的GPIO設置在右側。

實施本實用新型具有如下有益效果：充分考慮了PLL分區、CPU分區、SATA分區、DDR分區和四個NAND通道的相對位置，考慮了數據流，并兼顧了系統設計要求，最大限度的利用面積，并最大限度的降低噪聲對性能的影響同時功耗最優。

附圖說明

圖1是SSD控制芯片的布版結構示意圖。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

圖1是SSD控制芯片的布版結構示意圖；根據SSD控制芯片的系統組成和集成的IP特點，將SSD控制芯片劃分為5個主要分區：SATA分區1、DDR分區2、PLL分區3、CPU分區4和NFC分區5，DDR分區2設置在控制芯片的最左邊；NFC分區5設置控制芯片的底邊位置；SATA分區1、PLL分區3和CPU分區4設置在NFC分區5的上面；PLL分區3設置在控制芯片的中心位置；所述PLL分區3設置在SATA分區1和CPU分區4之間，且盡可能靠近SATA分區1和CPU分區4。

SATA分區1包括SATA control和SATA PHY，考慮到SATA差分輸出信號，以及外部差分信號PCB走線，并將SATA分區1盡可能靠近PLL分區放置，既保 證了從PLL分區輸入到SATA分區的參考時鐘的正確性，又保證了外部差分信號PCB走線不交叉，提高了信號質量。

DDR分區2包括DDR control和DDR PHY。考慮到外接DDR顆粒在PCB板上的布局，數據和命令的走線，“L”型的DDR，放在芯片的最左邊，保證了數據流以及降低PCB的走線難度。

PLL分區3包括兩組PLL電路，PLL分區盡可能設置在芯片的中間位置，左邊設置SATA分區，右邊設置CPU分區。保證了整個芯片時鐘輸入的均勻，保證了SATA分區的時鐘信號干凈，同時還保證了高速CPU分區的時鐘信號的完整。同時將PLL分區與左右兩邊的高速模塊SATA PHY和CPU有一定的間距，保證了PLL工作不受干擾，提高了信號的完整性。