[實(shí)用新型]收發(fā)器系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201720206969.3
• 申請(qǐng)日: 2017-03-03
• 公開（公告）號(hào): CN206472133U
• 公開（公告）日: 2017-09-05
• 發(fā)明（設(shè)計(jì)）人: 卡西克·戈帕拉克里希南;賈邁勒·里亞尼;阿倫·蒂魯維爾
• 申請(qǐng)（專利權(quán)）人: 穎飛公司
• 主分類號(hào): H04B10/40
• 分類號(hào): H04B10/40;H04B10/524;H04L7/033
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司11240
• 代理人: 梁麗超,陳鵬

1.一種收發(fā)器系統(tǒng)，其特征在于，包括：

輸入端，用于接收輸入數(shù)據(jù)流，通過第一頻率表征所述輸入數(shù)據(jù)流；

時(shí)鐘生成模塊，被配置為基于至少一個(gè)所述輸入數(shù)據(jù)流生成時(shí)鐘信號(hào)；

調(diào)節(jié)器，耦合到電源，所述調(diào)節(jié)器被配置為衰減與所述電源相關(guān)聯(lián)的噪聲；

第一電壓增益放大器，被配置為生成第一驅(qū)動(dòng)信號(hào)；

跟蹤和保持模塊，包括第一多個(gè)跟蹤和保持電路，所述第一多個(gè)跟蹤和保持電路由所述第一驅(qū)動(dòng)信號(hào)控制，用于以第二頻率保持所述輸入數(shù)據(jù)流；

移位和保持緩沖器，包括與所述第一多個(gè)跟蹤和保持電路相對(duì)應(yīng)的第一多個(gè)緩沖單元，所述第一多個(gè)緩沖單元被配置為基于所述輸入數(shù)據(jù)流存儲(chǔ)第一多個(gè)樣本；

ADC模塊，包括被配置為轉(zhuǎn)換所述第一多個(gè)樣本的第一多個(gè)ADC電路；

數(shù)字信號(hào)處理器，被配置為基于至少一個(gè)所述第一多個(gè)樣本生成輸出數(shù)據(jù)流；以及

輸出端，用于發(fā)送所述輸出數(shù)據(jù)流。

2.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，還包括用于生成定時(shí)相位的分?jǐn)?shù)延遲鎖定環(huán)。

3.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述第二頻率為所述第一頻率的一半。

4.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，還包括被配置為生成第二驅(qū)動(dòng)信號(hào)的第二電壓增益放大器。

5.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述數(shù)字信號(hào)處理器包括用于校準(zhǔn)所述第一多個(gè)樣本的偏斜控制模塊。

6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，多個(gè)ADC電路對(duì)應(yīng)于單個(gè)移位和保持緩沖單元。

7.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述數(shù)字信號(hào)處理器包括用于執(zhí)行信道均衡的一組并行前饋均衡器。

8.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，還包括調(diào)制器，所述調(diào)制器用于對(duì)所述輸出數(shù)據(jù)流進(jìn)行調(diào)制以通過光通信鏈路傳輸。

9.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述輸出數(shù)據(jù)流以PAM4格式被調(diào)制。

10.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述調(diào)節(jié)器執(zhí)行用于衰減所述噪聲的前饋?zhàn)⑷搿?/p>

11.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，由至少12dB的增益范圍表征所述第一電壓增益放大器。

12.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述時(shí)鐘生成模塊包括使用所述輸入數(shù)據(jù)流用于執(zhí)行時(shí)鐘恢復(fù)的鎖相環(huán)電路。

13.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述第一電壓增益放大器包括第一均衡器電路。

14.根據(jù)權(quán)利要求1所述的收發(fā)器系統(tǒng)，其特征在于，所述ADC電路中的每一個(gè)包括逐次逼近寄存器。

15.一種收發(fā)器系統(tǒng)，其特征在于，包括：

輸入端，用于接收輸入數(shù)據(jù)流，通過第一頻率表征所述輸入數(shù)據(jù)流；

時(shí)鐘生成模塊，被配置為基于至少一個(gè)所述輸入數(shù)據(jù)流生成時(shí)鐘信號(hào)；

第一電壓增益放大器，被配置為生成第一驅(qū)動(dòng)信號(hào)；

跟蹤和保持模塊，包括第一多個(gè)跟蹤和保持電路，所述第一多個(gè)跟蹤和保持電路由所述第一驅(qū)動(dòng)信號(hào)控制，用于以第二頻率保持所述輸入數(shù)據(jù)流；

移位和保持緩沖器，包括與所述第一多個(gè)跟蹤和保持電路相對(duì)應(yīng)的第一多個(gè)緩沖單元，所述第一多個(gè)緩沖單元被配置為基于所述輸入數(shù)據(jù)流存儲(chǔ)第一多個(gè)樣本；

ADC模塊，包括被配置為轉(zhuǎn)換所述第一多個(gè)樣本的第一多個(gè)ADC電路；

數(shù)字信號(hào)處理器，被配置為基于至少一個(gè)所述第一多個(gè)樣本生成輸出數(shù)據(jù)流，所述數(shù)字信號(hào)處理器包括用于減少誤差的判定反饋均衡器；以及

輸出端，用于發(fā)送所述輸出數(shù)據(jù)流。