[實用新型]多端口靜態隨機存取存儲器設備、系統和電子設備

有效

• 申請號: 201720183298.3
• 申請日: 2017-02-27
• 公開（公告）號: CN207217121U
• 公開（公告）日: 2018-04-10
• 發明（設計）人: F·蒂薩菲德里西
• 申請（專利權）人: 意法半導體有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C7/10
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,張昊

技術領域

本實用新型的實現方式和實施例涉及靜態隨機存取存儲器(或SRAM)單元電路，并且更具體地涉及多端口靜態隨機存取存儲器設備、系統和電子設備，即，包括專用讀取和寫入訪問并且允許在同一讀取/寫入時鐘周期中執行讀取和寫入操作的電路。

背景技術

具體地，由于在集成電路中不斷下降的電源電壓、隨機摻雜劑波動(RDF)、隨時間的劣化和老化、載流子遷移率波動、柵氧化層厚度波動和溝道寬度波動，優選采用不同的讀取和寫入輔助機制或技術，尤其是提供降低正電源電壓Vdd、升高負電源電壓Vss、升壓字線并且升壓負位線的寫入輔助機制，以便確保對這些SRAM單元電路的穩健可寫性。

然而，這些寫入輔助機制一般永久地大規模應用于例如靜態隨機存取存儲器的所有SRAM單元電路，由此永久地增加特別是所述靜態隨機存取存儲器的消耗或動態功率。

此外，SRAM單元電路對于正電源電壓Vdd的下降比其他標準邏輯門敏感得多，因為這個電壓Vdd對SRAM單元電路中的每個晶體管的正確運行至關重要。

因此，由于降低SRAM單元電路的動態功率(消耗)的目的而降低用于這些SRAM單元電路的電源電壓Vdd可能是不利的。

實用新型內容

因此，根據一種實現方式和實施例，提出了一種具有低復雜度并且使用小面積的硅以便降低多端口SRAM單元電路的動態功率同時確保對電路的穩健可寫性的技術方案。

根據第一方面，提出了一種用于對多端口靜態隨機存取存儲器設備進行自動校正寫入的方法，該多端口靜態隨機存取存儲器設備包括至少一個多端口靜態隨機存取存儲器單元電路。該方法包括以下步驟：

向該電路寫入第一數據；

在寫入之后讀取存儲在該電路中的第二數據；

將該第一與第二數據進行對比；以及

取決于該對比的結果，有可能通過應用寫入輔助機制向該電路重寫該第一數據。

這種方法有利地允許對寫入到電路的結果進行監測并且僅當需要時通過應用所述機制執行自動校正重寫。

換句話說，這種方法允許在不需要時將所述機制的應用解除激活，在大多數情況下通常如此，從而減少電路的消耗(動態功率)。

此外，因為所述設備的每個電路都可以獨立地應用該機制，所以這種多端口靜態隨機存取存儲器設備的動態消耗因此可以進一步地充分降低，并且如果所述存儲器設備包括大量單元電路則甚至就降低更多。

有利地，所述寫入該第一數據的步驟和所述讀取該第二數據的步驟可以在同一寫入時鐘周期中執行。

根據一種實現方式，如果該第一數據和該第二數據完全相同，則不執行通過應用所述寫入輔助機制進行重寫的所述步驟，該寫入輔助機制用于輔助對該電路寫入。

根據另一種實現方式，如果該第一與第二數據不同，則通過應用該寫入輔助機制執行向該電路進行重寫該第一數據的所述步驟，從而使該第一數據和該第二數據相對應。

因此，對該靜態隨機存取存儲器單元電路的寫入通過應用該寫入輔助機制而被自動校正。這種方法有利地確保了該第一和第二數據完全相同。

可以使用任何寫入輔助機制。因此，通過非限制示例的方式，寫入輔助機制可以包括向所述電路的寫入位線施加負電壓。

通常，該存儲器設備有利地包括被安排成多行和多列的多個單元的矩陣平面，這些列平行于寫入位線，并且該寫入輔助機制被應用于耦接至同一列的所有單元電路的這些位線。

根據另一個方面，提出了一種多端口靜態隨機存取存儲器設備，該多端口靜態隨機存取存儲器設備包括至少一個多端口靜態隨機存取存儲器單元電路。所述設備包括：

寫入裝置，所述寫入裝置被配置成用于向該電路寫入第一數據；

讀取裝置，該讀取裝置被配置成用于在寫入該第一數據之后讀取存儲在該電路中的第二數據；

對比裝置，該對比裝置被配置成用于將該第一與第二數據進行對比；以及

處理裝置，該處理裝置被配置成用于取決于該對比的結果而應用或不應用寫入輔助機制。

該寫入裝置另外被配置成用于如果需要則通過應用所述寫入輔助機制向該電路重寫該第一數據。

該寫入裝置和該讀取裝置另外可以被配置成用于在同一寫入時鐘周期中分別寫入該第一數據和讀取該第二數據。

根據一個實施例，如果該第一數據和該第二數據完全相同，則該處理裝置被配置成不應用該寫入輔助機制。