[實用新型]一種嵌入式硬件平臺主從架構布局設計

有效

• 申請號: 201720181308.X
• 申請日: 2017-02-28
• 公開（公告）號: CN206489484U
• 公開（公告）日: 2017-09-12
• 發明（設計）人: 趙朗;于英鵬
• 申請（專利權）人: 江西華東電氣有限公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種嵌入式硬件平臺主從架構布局設計，其特征在于：硬件平臺外部連接被測數字化裝置、功率放大器、調試模塊、PC電腦，PC電腦與測試軟件模塊連接，所述硬件平臺包括主控MCU、PCIe總線、AD模塊、DSP模塊、GPS模塊、工控機、觸控板、內置鍵盤、液晶屏、測試軟件、USB模塊、2個FPGA功能子板、DAFPGA功能子板、光網口FPGA功能子板，主控MCU設置有LAN網絡接口、RS232接口，PCIe總線連接GPS模塊、主控MCU、功率放大器、DAFPGA功能子板、FPGA功能子板、DSP模塊、AD模塊、工控機，主控MCU通過LAN網絡接口與PC電腦連接，主控MCU通過RS232接口與調試模塊連接，主控MCU連接光網口FPGA功能子板，FPGA功能子板、DAFPGA功能子板、光網口FPGA功能子板均與被測數字化裝置連接，工控機與觸控板、內置鍵盤、液晶屏、測試軟件、USB模塊連接，其中：

所述主控MCU，用于作為系統主控統一監控各部分的工作狀態、信息交互，完成數據處理和報文組幀傳輸；

所述FPGA功能子板、DAFPGA功能子板、光網口FPGA功能子板，用于實現系統復位配置、中斷控制、外部總線控制、高速通訊接口控制和外圍IO數據端口控制。

2.根據權利要求1所述的一種嵌入式硬件平臺主從架構布局設計，其特征在于：所述AD模塊，用于將外部輸入的模擬量信號轉換成數字量。

3.根據權利要求1所述的一種嵌入式硬件平臺主從架構布局設計，其特征在于：所述DSP模塊，用于控制模擬狀態時序、計算采樣數據、處理實時外圍IO數據端口判斷。

4.根據權利要求1所述的一種嵌入式硬件平臺主從架構布局設計，其特征在于：所述GPS模塊，用于精確同步時間，以實現同步輸出和狀態同步觸發，并對外輸出脈沖信號。