[實用新型]數字信號發生器

有效

• 申請號: 201720181167.1
• 申請日: 2017-02-27
• 公開（公告）號: CN206506504U
• 公開（公告）日: 2017-09-19
• 發明（設計）人: 丁小勝;盧敬東
• 申請（專利權）人: 深圳市玩視科技有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02;H04N5/14
• 代理公司: 北京奧翔領智專利代理有限公司11518
• 代理人: 路遠

技術領域

本實用新型涉及數字信號技術領域，尤其涉及一種數字信號發生器。

背景技術

目前市面上高清、超高清數字信號發生器均采用高速FPGA(Field－Programmable Gate Array，現場可編程門陣列)芯片技術完成圖像和聲音的產生，然后再通過專業高清接口編碼芯片(HDMI transmitter)將音視頻信號編碼并發送出去。這種技術方案的缺點如下：

1、由于FPGA封裝大、功耗高，設計出來的系統很難小型化及輕便化；

2、由于FPGA成本高，FPGA方案軟件開發也需要較高成本，導致整機成本居高不下，產品售價過高，生產制造型企業無法大規模使用；

3、FPGA研發周期長，技術門檻高；

4、FPGA芯片采購及專利授權費受制于外國企業。

5、維護極為不便，出現硬件問題只能將整塊主板換掉。

實用新型內容

鑒于現有技術中存在的上述缺陷，本實用新型所要解決的技術問題是，提供一種數字信號發生器，解決現有技術中采用FPGA芯片技術的數字信號發生器難以小型化，研發成本高、維修不便的缺陷。本實用新型是通過如下技術方案來實現的：

一種數字信號發生器，包括SoC芯片和編解碼芯片；所述SoC芯片包括圖形信號發生器和主控芯片；

所述圖形信號發生器用于產生圖像信號；

所述主控芯片用于產生音頻信號；

所述編解碼芯片用于將所述圖像信號和音頻信號進行合并編碼后生成編碼信號，并輸出所述編碼信號。

進一步地，所述編解碼芯片為支持HDMI2.0b規范的HDMI接口芯片。

進一步地，所述圖形信號發生器包括：鎖相環、時序生成器和緩存器；

所述鎖相環用于產生各種圖像分辨率所需的時鐘信號；

所述時序生成器用于按照視頻標準CEA-861E所規定的時序，利用所述時鐘信號產生行場同步信號及數據使能信號，并通過所述緩存器將所述行場同步信號及數據使能信號輸出，以產生所述圖像信號。

進一步地，所述數字信號發生器還包括電源管理芯片、供電單元和電池模塊；

所述電池模塊通過所述電源管理芯片與所述供電單元連接，所述供電單元還與所述主控芯片連接。

進一步地，所述電池模塊為鋰離子聚合物電池。

與現有技術相比，本實用新型提供的數字信號發生器包括SoC芯片和編解碼芯片，利用SoC芯片取代現有技術的信號發生器中采用的FPGA芯片，在SoC芯片內部集成用于產生圖形信號的圖形信號發生器和可產生音頻信號的主控芯片，通過編解碼芯片將圖形信號發生器產生的圖像信號和主控芯片產生的音頻信號進行合并編碼后生成編碼信號，再輸出編碼信號，從而產生所需數字信號，可廣泛應用于各種音視頻產品的調試、測試及生產環節，與現有技術中采用FPGA芯片的數字信號發生器相比具有小型化、技術門檻低、研發成本低、研發周期短、工作可靠性高、環境適應能力強、操作簡單、易于維護等優點。

附圖說明

圖1：本實用新型實施例提供的數字信號發生器的組成結構示意圖。

圖2：本實用新型實施例提供的數字信號發生器中圖形信號發生器的組成結構示意圖。

具體實施方式

下面將結合本實用新型實施例中附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述。顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。通常在此處附圖中描述和示出的本實用新型實施例的組件可以以各種不同的配置來布置和設計。因此，以下對在附圖中提供的本實用新型的實施例的詳細描述并非旨在限制要求保護的本實用新型的范圍，而是僅僅表示本實用新型的選定實施例。基于本實用新型的實施例，本領域技術人員在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

在本實用新型的描述中，需要說明的是，除非另有明確的規定和限定，術語“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接連接，也可以通過中間媒介間接連接，也可以是兩個元件內部的連通。對于本領域的普通技術人員而言，可以根據具體情況理解上述術語在本實用新型中的具體含義。

如圖1所示，本實用新型實施例提供了一種數字信號發生器，包括SoC(System on Chip，系統單芯片)芯片2和編解碼芯片1。其中，SoC芯片2包括圖形信號發生器201和主控芯片202。