[實用新型]大功率MOSFET的扇出形封裝結構

有效

• 申請號: 201720175371.2
• 申請日: 2017-02-27
• 公開（公告）號: CN206497883U
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 劉義芳
• 申請（專利權）人: 西安后羿半導體科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/367;H01L23/488;H01L21/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型屬于半導體制造領域，具體涉及大功率MOSFET的扇出形封裝結構。

背景技術

金屬氧化物半導體場效應管(MOSFET)的技術參數及性能，取決于晶片本身的性能和后期封裝兩方面，一片晶圓產出后，其參數已經確定，但是經過后期的封裝，對整體參數會有所改變，這主要體現在直流參數、交流參數、熱性能及雜散電感和雜散電容的引入。一種好的封裝形式，在成本合理、適合批量生產的前提下，將力求加強其熱性能及抗潮濕度等級，不劣化其直流參數、交流參數、雜散參數為目的。

傳統金屬氧化物半導體場效應管(MOSFET)的封裝，是將MOSFET晶片邦定到引線框架上(Lead Frame),然后再經焊線、塑封、電鍍、切筋、測試、包裝等工序，生產出成品的過程。其封裝形式主要有SOT、SOP、TO、DFN等系列。目前，這幾個系列的封裝是MOSFET產品的主力，隨著電子產品向小型化、更高功率密度比方向的發展，要求電子元件在更小的體積內實現更多功能。功率 MOSFET作為能量傳輸和轉換的關鍵元件，相應地需要實現更低內阻、更高的開關頻率、更好的散熱性能及更小體積的要求。傳統封裝為了實現這些需求做了很多優化，但是受限于結構和材料的限制，已經基本達到了極限，很難再有大幅提升的空間。

實用新型內容

有鑒于此，本實用新型的主要目的在于提供一種大功率MOSFET的扇出形封裝結構。

為達到上述目的，本實用新型的技術方案是這樣實現的：

本實用新型實施例提供一種大功率MOSFET的扇出形封裝結構，包括由下到上依次設置的陶瓷雙面覆銅基板、鍍金層、大功率MOSFET晶圓經劃片后形成的單顆MOSFET芯片、錫球，所述陶瓷雙面覆銅基板上設置有用于內置單顆MOSFET 芯片的下嵌槽，所述單顆MOSFET芯片上設置有柵極、源極和漏極，所述錫球包括第一錫球、第二錫球、第三錫球、第四錫球，所述第一錫球位于下嵌槽外兩側并且與鍍金層接觸用于引出成品的漏極，所述第二錫球位于柵極上用于引出成品的柵極，所述第三錫球、第四錫球位于源極上用于引出成品的源極。

上述方案中，所述陶瓷雙面覆銅基板包括由下到上依次設置的背面薄銅層、陶瓷層、厚銅層，所述厚銅層上設置有用于內置單顆MOSFET芯片的下嵌槽。

上述方案中，所述第二錫球、第三錫球、第四錫球與柵極或者源極之間設置有區域金屬層。

上述方案中，所述陶瓷雙面覆銅基板的底部設置有鍍金層，兩側設置有厚銅層。

上述方案中，所述單顆MOSFET芯片的間隙以及單顆MOSFET芯片側壁與下嵌槽的間隙均設置有絕緣材料層。

上述方案中，所述單顆MOSFET芯片的表面除錫球底部的其它區域設置有鈍化層。

與現有技術相比，本實用新型的有益效果：

本實用新型能夠實現MOSFET更低內阻、更小的雜散參數、更好的散熱性能及更大的功率密度比，同時更適合大規模批量生產并降低生產成本。

附圖說明

圖1為本實用新型實施例提供一種大功率MOSFET的扇出形封裝結構的結構示意圖；

圖2為大功率MOSFET晶圓經前處理后的示意圖；

圖3為陶瓷雙面覆銅基板的原片結構圖；

圖4為陶瓷雙面覆銅基板經精密腐蝕加工圖；

圖5為陶瓷雙面覆銅基板鍍金示意圖；

圖6為陶瓷雙面覆銅基板的下嵌槽底鍍錫示意圖；

圖7為單顆MOSFET芯片放入下嵌槽并邦定后的結構圖；

圖8為表面涂覆絕緣材料后的圓片；

圖9為電極植球后的示意圖；

圖10為成品示意圖。

具體實施方式

為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。