[實(shí)用新型]一種多渦卷混沌吸引子電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201720169261.5
• 申請(qǐng)日: 2017-02-23
• 公開（公告）號(hào): CN206759472U
• 公開（公告）日: 2017-12-15
• 發(fā)明（設(shè)計(jì)）人: 李華海;吳海全;郭世文;余新;師瑞文
• 申請(qǐng)（專利權(quán)）人: 深圳市冠旭電子股份有限公司
• 主分類號(hào): H04L9/00
• 分類號(hào): H04L9/00
• 代理公司: 深圳中一專利商標(biāo)事務(wù)所44237
• 代理人: 陽開亮

技術(shù)領(lǐng)域

本實(shí)用新型涉及非線性動(dòng)力學(xué)技術(shù)領(lǐng)域，尤其涉及一種多渦卷混沌吸引子電路。

背景技術(shù)

目前，混動(dòng)領(lǐng)域先后提出利用正弦函數(shù)、三角波序列以及時(shí)滯函數(shù)等產(chǎn)生多渦卷的方法，且利用計(jì)算機(jī)模擬出10個(gè)以上渦卷的混沌吸引子也已經(jīng)不奇怪了，但要從實(shí)際硬件電路中產(chǎn)生大于10個(gè)以上渦卷的混沌吸引子卻并非易事，從現(xiàn)有文獻(xiàn)報(bào)道來看，利用典型蔡氏電路獲得單方向上11個(gè)渦卷的硬件實(shí)驗(yàn)結(jié)果是最新研究成果。同時(shí)研究表明，利用低維簡(jiǎn)單混沌系統(tǒng)的加密已經(jīng)可以被破譯，而性態(tài)復(fù)雜的高維多渦卷還難以被破譯，綜上所述，現(xiàn)有技術(shù)中存在難以從硬件電路中產(chǎn)生多渦卷的混沌吸引子的問題。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種多渦卷混沌吸引子電路，旨在解決現(xiàn)有技術(shù)中存在難以從硬件電路中產(chǎn)生多渦卷的混沌吸引子的問題。

本實(shí)用新型是這樣實(shí)現(xiàn)的，第一方面提供一種多渦卷混沌吸引子電路，所述多渦卷混沌吸引子電路包括多渦卷蔡氏電路和符號(hào)函數(shù)產(chǎn)生電路，所述多渦卷蔡氏電路與所述符號(hào)函數(shù)產(chǎn)生電路連接；

所述多渦卷蔡氏電路與所述符號(hào)函數(shù)產(chǎn)生電路產(chǎn)生至少2個(gè)渦卷。

結(jié)合本實(shí)用新型的第一方面，作為第一實(shí)用新型的第一種實(shí)施方式，多渦卷蔡氏電路包括電阻R01、電阻R02、電阻R03、電阻R04、電阻R05、電阻R06、電阻R07、電阻R08、電阻R09、電阻R11、電阻R12、電阻R13、電阻R21、電阻R22、電阻R23、電阻R31、電阻Rf1、電阻Rf2、電阻Rf3、電容C01、電容C02、電容C03、比較器U1、比較器U2、比較器U3、比較器U4、比較器U5、比較器U6、比較器U7、比較器U8以及比較器U9；

所述電阻R13的第一端為所述多渦卷蔡氏電路的第一輸入端，所述電阻R13的第二端連接所述比較器U1的反相輸入端、所述電阻R11的第一端、所述電阻R12的第一端以及所述電阻Rf1的第一端，所述電阻R11的第二端連接所述比較器U7的輸出端，所述電阻R12的第二端連接所述比較器U5的輸出端、所述電容C02的第一端以及所述電阻R05的第一端，所述電阻Rf1的第二端連接所述比較器U1的輸出端和所述電阻R01的第一端，所述電阻R01的第二端連接所述比較器U4的反相輸入端和所述電容C01的第一端，所述電容C01的第二端、所述比較器U4的輸出端、所述電阻R04的第一端以及所述電阻R21的第一端共接并構(gòu)成所述多渦卷蔡氏電路的第二輸入端，所述電阻R04的第二端連接所述電阻R07的第一端和所述比較器U7的反相輸入端，所述電阻R07的第二端連接所述比較器U7的輸出端，所述電阻R21的第二端連接所述電阻R22的第一端、所述電阻R23的第一端、所述電阻Rf2的第一端以及所述比較器U2的反相輸入端，所述電阻R22的第二端連接所述比較器U8的輸出端、所述電阻R31的第一端以及所述電阻R08的第一端，所述電阻R23的第二端連接所述電容C03的第一端、所述比較器U6的輸出端以及所述電阻R06的第一端，所述電阻Rf2的第二端連接所述比較器U2的輸出端和所述電阻R02的第一端，所述電阻R02的第二端連接所述電容C02的第二端以及所述比較器U5的反相輸入端，所述電阻R05的第二端連接所述電阻R08的第二端和所述比較器U8的反相輸入端，所述電阻R31的第二端連接所述比較器U3的反相輸入端和所述電阻Rf3的第一端，所述電阻Rf3的第二端連接所述比較器U3的輸出端和所述電阻R03的第一端，所述電阻R03的第二端連接所述比較器U6的反相輸入端和所述電容C03的第二端，所述電阻R06的第二端連接所述比較器U9的反相輸入端和所述電阻R09的第一端，所述電阻R09的第二端與所述比較器U9的輸出端共接并構(gòu)成所述多渦卷蔡氏電路的輸出端，所述比較器U1的同相輸入端、所述比較器U2的同相輸入端、所述比較器U3的同相輸入端、所述比較器U4的同相輸入端、所述比較器U5的同相輸入端、所述比較器U6的同相輸入端、所述比較器U7的同相輸入端、所述比較器U8的同相輸入端以及所述比較器U9的同相輸入端接地。