[實(shí)用新型]一種電荷泵

有效

• 申請?zhí)枺?/td>: 201720165200.1
• 申請日: 2017-02-23
• 公開（公告）號: CN206542391U
• 公開（公告）日: 2017-10-03
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 廣州芯世物信息科技有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種電荷泵。

背景技術(shù)

近些年來，在各種鎖相環(huán)結(jié)構(gòu)中，電荷泵鎖相環(huán)(Phase-Locked Loop，PLL)應(yīng)用最為廣泛，其捕獲范圍大，鎖定時可以達(dá)到零相位差。圖1為一種電荷泵鎖相環(huán)的結(jié)構(gòu)示意圖，包括鑒頻鑒相器(Phase Frequency Detector,PFD)101和N分頻器(Divider)105、電荷泵(Charge Pump,CP)102、環(huán)路濾波器(Loop Filter,LPF)103和壓控振蕩器(Voltage Controlled Oscillator,VCO)104。其中電荷泵102是鎖相環(huán)電路中的重要模塊，能將鑒頻鑒相器101輸出的數(shù)字電平轉(zhuǎn)化為模擬信號。而電荷泵在電路實(shí)現(xiàn)時，往往存在充放電電流失配以及電荷共享等非理想效應(yīng)，導(dǎo)致輸出電壓U_out產(chǎn)生抖動。

可見，現(xiàn)有技術(shù)中存在電荷泵充放電電流失配以及電荷共享效應(yīng)，使得輸出電壓產(chǎn)生抖動的問題。

實(shí)用新型內(nèi)容

本實(shí)用新型針對現(xiàn)有技術(shù)中存在的，電荷泵充放電電流失配以及電荷共享效應(yīng)，使得輸出電壓產(chǎn)生抖動的技術(shù)問題，提供了一種電荷泵，能夠有效減小電荷泵充放電電流失配以及避免電荷共享效應(yīng)。

本實(shí)用新型提供了一種電荷泵，包括：基準(zhǔn)電流源模塊、電壓跟隨器以及電荷泵主體電路；

所述基準(zhǔn)電流源模塊，包括啟動電路和基準(zhǔn)電流產(chǎn)生電路，所述啟動電路用于控制所述基準(zhǔn)電流產(chǎn)生電路的啟動與關(guān)斷，所述基準(zhǔn)電流產(chǎn)生電路用于產(chǎn)生兩路偏置電壓信號V_N和V_M，并輸出至所述電荷泵主體電路；

所述電壓跟隨器，與所述電荷泵主體電路相連接，用于為電荷泵主體電路提供兩路近似相等的電壓信號V_A和V_B，從而消除電荷分配；

所述電荷泵主體電路，用于產(chǎn)生充放電電流，包括充電電路和放電電路，所述充電電路用于利用充電控制信號UP，對輸出節(jié)點(diǎn)進(jìn)行充電，所述放電電路用于利用放電控制信號DN，對輸出節(jié)點(diǎn)進(jìn)行放電。

可選的，所述啟動電路包括：第一PMOS管、第一電容、第二PMOS管以及第三PMOS管；

所述第一PMOS管源級連接至電源電壓Vdd，其漏級連接所述第一電容的一端，并與所述第二PMOS管的柵極相連，所述第一電容的另一端接地；所述第二PMOS管的源級連接電源電壓Vdd；所述第三PMOS管的柵極連接所述第二PMOS管的柵極，其漏級接地。

可選的，所述基準(zhǔn)電流產(chǎn)生電路包括第四PMOS管、第五PMOS管(MP5)、第一NMOS管、第二NMOS管以及第一電阻R1；

所述第四PMOS管的源級連接電源電壓Vdd，其柵級與所述第一PMOS管的柵極、所述第三PMOS管的源級相連，其漏級連接所述第二PMOS管的漏級；所述第一NMOS管采用二極管接法，其柵極與其漏級相連，并連接至所述第四PMOS管的漏級，其源級與地相連；所述第五PMOS管采用二極管接法，其柵極與漏級相連，并連接至第四PMOS管的柵極，其源級與電源電壓Vdd相連；所述第二NMOS管的柵極與所述第一NMOS管的柵極相連，其漏級連接至所述第五PMOS管的漏級，其源級與所述第一電阻的一端相連；所述第一電阻的另一端與地相連。

可選的，所述電壓跟隨器包括：第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管以及第五NMOS管；

所述第六PMOS管的源級連接電源電壓Vdd；所述第七PMOS管的源級與電源電壓Vdd相連，其柵極與漏級相連，并連接至所述第六PMOS管的柵極；

述第三NMOS管的漏級與柵極相連，并連接至所述第六PMOS管的漏極，并向所述電荷泵主體電路輸出電壓信號V_B；所述第四NMOS管的漏級連接至所述第七PMOS管的漏級，其源級與所述第三NMOS管的源級相連，其柵極向所述電荷泵主體電路輸出電壓信號V_A；所述第五NMOS管的柵極連接至所述基準(zhǔn)電流產(chǎn)生電路產(chǎn)生的偏置電壓信號V_M，其漏級連接所述第三NMOS管的源級，其源級接地。