[實用新型]低壓差線性穩壓器、基準模塊及集成片上系統

有效

• 申請號: 201720098261.0
• 申請日: 2017-01-25
• 公開（公告）號: CN206421260U
• 公開（公告）日: 2017-08-18
• 發明（設計）人: 虞峰;鄭衛衛;張和平
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京成創同維知識產權代理有限公司11449
• 代理人: 蔡純,張靖琳

技術領域

本實用新型涉及集成電路領域，更具體地，涉及用于集成片上系統(SOC)的低壓差線性穩壓器(LDO)電路。

背景技術

集成片上系統(SOC)是在單個芯片中集成處理器、存儲器和主要外圍電路的系統。例如，SOC可以是單芯片無線系統，包括用于多個模擬電路和多個數字電路模塊，用于提供藍牙通信功能和手機通信的主要功能。由于SOC的功能完整性和高效集成特性，SOC在各種電子產品中得到廣泛的應用。

在SOC的芯片設計中提供較低功耗的休眠模式，以保證電子產品的低耗電。然而，在休眠模式中，還需要維持一部分數字電路的工作，以維持數字邏輯的狀態。SOC芯片的系統供電電壓高于數字電路的工作電壓。因此，SOC芯片中采用低壓差線性穩壓器(LDO)電路將系統供電電壓轉換成數字電路的工作電壓。LDO電路在休眠模式下維持數字電路的供電。對于LDO電路的傳統架構而言，低功耗和小面積不可避免是兩個相互制約的因素。

圖1示出根據一種現有技術的LDO電路的示意性電路圖。該LDO電路100包括基準模塊110、放大模塊120、輸出模塊130和補償模塊140。基準模塊110包括帶隙基準電路(BGR)111和偏置電路112，分別用于提供基準電壓和偏置電流。放大模塊120包括運算放大器U1，用于將輸出電壓Vout的反饋信號與基準電壓相比較，以獲得二者的誤差信號。輸出模塊130包括串聯連接的調整管Q1和電阻R1和R2。該調整管的輸出端提供輸出電壓Vout，電阻R1和R2組成分壓網絡以獲得輸出電壓的反饋信號。調整管根據誤差信號控制調整管的電壓降，從而穩定輸出電壓Vout。補償模塊140包括串聯的電容Co和電阻Ro，該補償模塊140例如片外電容及其寄生電阻串聯而成，形成一個極點和零點來起到穩定補償的作用。

在LDO電路中使用的帶隙基準電路111可以采用多種架構實現。圖2示出在圖1所示LDO電路中使用的一種帶隙基準電路的示意性電路圖。該帶隙基準電路111包括3個金屬氧化物半導體場效應晶體管(MOSFET)M1至M3、10個雙極晶體管B1至B3、一個運算放大器U11和兩個電阻R11和R21，其中雙極晶體管B2包括一組共8個雙極晶體管。在LDO電路工作期間，運算放大器和晶體管將消耗大量的電能。圖3示出在圖1所示LDO電路中使用的另一種帶隙基準電路的示意性電路圖。該帶隙基準電路111包括5個MOSFET MP1至MP3和MN1、MN2、10個雙極晶體管B1至B3和兩個電阻R11和R21，其中雙極晶體管B2包括一組共8個雙極晶體管。該帶隙基準電路111省去了一個運算放大器U11，適合廣泛uA級別功耗要求的應用，但是對于超低功耗(nA級別功耗性能)應用來說，電阻會占據巨大的面積，基本上不滿足實際產品需求。

此外，在現有的LDO電路中，輸出模塊130的調整管大多采用P型功率晶體管。采用P型功率晶體管更容易做到高運放增益和低電源電壓，但是對于超低功耗時，反而會造成環路不穩定，特別是在電容負載需要達到幾百pf且負載電流又很小的應用環境下，基本不可能在nA級別功耗下實現穩定性的需求。

因此，希望進一步減小LDO電路的體積和功耗，以及提高容性負載的驅動能力，從而降低成本和提高市場競爭力。

實用新型內容

鑒于上述問題，本實用新型的目的是在于提供一種低壓差線性穩壓器，其中采用新穎的電路結構得以內置補償電容、減小體積和功耗以及提高容性負載驅動能力。

根據本實用新型的第一方面，提供一種低壓差線性穩壓器，用于將供電端提供的供電電壓轉換成輸出端的輸出電壓，包括：基準模塊，用于產生偏置電流和帶隙基準電壓；放大模塊，與所述基準模塊相連接，用于將輸出電壓與所述帶隙基準電壓進行比較，以獲得二者的誤差信號；以及輸出模塊，與所述放大模塊相連接，用于根據誤差信號控制調整管的電壓降，從而穩定輸出電壓，其中，所述輸出模塊包括：串聯連接在所述供電端和接地端之間的第一晶體管和第二晶體管，所述第一晶體管的控制端接收所述誤差信號，所述第二晶體管采用鏡像方式從所述放大模塊獲得所述偏置電流，從而為所述第一晶體管提供所述偏置電流，所述第一晶體管和所述第二晶體管的中間節點作為所述輸出端，提供所述輸出電壓。