[實(shí)用新型]一種基于FPGA的便攜式HDMI視頻采集設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201720096295.6
• 申請(qǐng)日: 2017-01-25
• 公開（公告）號(hào): CN206442460U
• 公開（公告）日: 2017-08-25
• 發(fā)明（設(shè)計(jì)）人: 馬飛
• 申請(qǐng)（專利權(quán)）人: 南京美樂威電子科技有限公司
• 主分類號(hào): H04N5/765
• 分類號(hào): H04N5/765;H04N5/268
• 代理公司: 江蘇致邦律師事務(wù)所32230
• 代理人: 樊文紅,尹妍

技術(shù)領(lǐng)域

本實(shí)用新型屬于信號(hào)處理技術(shù)領(lǐng)域，具體涉及一種基于FPGA的便攜式HDMI視頻采集設(shè)備。

背景技術(shù)

隨著科技的發(fā)展，HDMI接口技術(shù)在高清多媒體領(lǐng)域中已經(jīng)得到了越來越廣泛的應(yīng)用。現(xiàn)有HDMI視頻采集技術(shù)一般采用如圖1所示的硬件架構(gòu)，采用HDMI RX芯片對(duì)輸入的HDMI芯片進(jìn)行解碼，解碼后的視頻數(shù)據(jù)通過并行的總線傳輸至FPGA，音頻數(shù)據(jù)通過I2S總線傳輸至FPGA；采用HDMI TX芯片對(duì)HDMI信號(hào)進(jìn)行編碼，F(xiàn)PGA將HDMI RX芯片發(fā)送的視頻數(shù)據(jù)和音頻數(shù)據(jù)傳輸至TX對(duì)應(yīng)接口。采用這樣的硬件架構(gòu)存在很多的缺陷，1.HDMI RX/TX芯片功耗較大；2.RX/TX芯片和FPGA間物理連線很多，對(duì)于12bit色彩深度的HDMI信號(hào)，發(fā)送和接收各需要36根視頻數(shù)據(jù)線，且另需時(shí)鐘線、同步線，并且視頻總線工作在較高的頻率，導(dǎo)致功耗大，板上串?dāng)_大，信號(hào)完整性較差；3.FPGA I/O資源有限，過多的I/O占用將需要使用較大封裝的FPGA芯片，導(dǎo)致產(chǎn)品體積加大，無法順應(yīng)目前電子設(shè)備小型化、便攜化的發(fā)展路徑；4.如果減少視頻數(shù)據(jù)線位寬，將導(dǎo)致畫面像素精度降低，畫面可能出現(xiàn)過渡色失真問題。

另外，對(duì)于游戲用戶，在使用HDMI視頻采集設(shè)備時(shí)，需要通過耳機(jī)聽到游戲聲音，同時(shí)還要對(duì)音頻進(jìn)行錄制和直播，如圖2所示，對(duì)于現(xiàn)有技術(shù)的HDMI視頻采集設(shè)備，還需另外連接音頻分離器對(duì)HDMI中的音頻進(jìn)行分離，又增加了整體系統(tǒng)設(shè)備的成本，且不易攜帶。

實(shí)用新型內(nèi)容

為克服現(xiàn)有技術(shù)的缺陷，本實(shí)用新型提供了一種基于FPGA的便攜式HDMI視頻采集設(shè)備，可實(shí)現(xiàn)HDMI視頻采集核心功能的單芯片化，降低系統(tǒng)整體成本及功耗。

為實(shí)現(xiàn)上述技術(shù)目的，本實(shí)用新型采用如下技術(shù)方案：

一種基于FPGA的便攜式HDMI視頻采集設(shè)備，包括HDMI輸入接口連接器、HDMI輸出接口連接器、FPGA芯片、USB/PCIe2Thunderbolt接口芯片和音頻解編碼器；

HDMI輸入接口連接器、HDMI輸出接口連接器、USB/PCIe2Thunderbolt接口芯片和音頻解編碼器分別與FPGA芯片連接；

FPGA芯片接收HDMI輸入接口連接器發(fā)送的HDMI TMDS信號(hào)，進(jìn)行信號(hào)分配和信號(hào)分離：接收的HDMI TMDS信號(hào)經(jīng)HDMI解碼分離后，復(fù)制分配為兩路進(jìn)行處理，第一路HDMI數(shù)據(jù)包括音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)，經(jīng)HDMI編碼后作為環(huán)路輸出數(shù)據(jù)輸出至HDMI輸出接口連接器；第二路HDMI數(shù)據(jù)中包括視頻數(shù)據(jù)和兩路音頻數(shù)據(jù)，分別輸出至USB/PCIe2Thunderbolt接口芯片和音頻解編碼器；

所述USB/PCIe2Thunderbolt接口芯片通過USB/PCIe2Thunderbolt接口連接器連接至采集計(jì)算機(jī)，所述音頻解編碼器通過耳機(jī)接口連接器連接至耳機(jī)。

作為本實(shí)用新型的進(jìn)一步優(yōu)選，所述FPGA芯片包括HDMI RX IP核模塊、HDMI TX IP核模塊、USB/PCIe接口模塊、音頻接口模塊、視頻處理模塊、第一音頻處理模塊和第二音頻處理莫快；

所述HDMI RX IP核模塊連接HDMI輸入接口連接器，接收HDMI輸入接口連接器發(fā)送的HDMI TMDS信號(hào)，對(duì)信號(hào)解碼分離出音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)，復(fù)制分配為兩路進(jìn)行處理；

第一路HDMI數(shù)據(jù)包括音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)；HDMI TX IP核模塊接收第一路HDMI數(shù)據(jù)，進(jìn)行HDMI發(fā)送編碼，產(chǎn)生HDMI環(huán)路輸出數(shù)據(jù)，輸出至HDMI輸出接口連接器；

第二路HDMI數(shù)據(jù)包括視頻數(shù)據(jù)、以及由音頻數(shù)據(jù)復(fù)制分配的第一音頻數(shù)據(jù)和第二音頻數(shù)據(jù)；視頻數(shù)據(jù)和第一音頻數(shù)據(jù)分別經(jīng)過視頻處理模塊和第一音頻處理模塊處理后，發(fā)送至USB/PCIe接口模塊；第二音頻數(shù)據(jù)經(jīng)第二音頻處理模塊處理后，發(fā)送至音頻接口模塊；

所述USB/PCIe接口模塊將處理后的視頻數(shù)據(jù)和第一音頻數(shù)據(jù)封裝后，將發(fā)送至USB/PCIe2Thunderbolt接口芯片；

所述音頻接口模塊將處理后的第二音頻數(shù)據(jù)轉(zhuǎn)換為IIS或PCM格式，發(fā)送至音頻解編碼器。

作為本實(shí)用新型的進(jìn)一步優(yōu)選，所述HDMI RX IP核模塊包括串并轉(zhuǎn)換器、字對(duì)齊單元、Deskew通道單元、HDMI解碼協(xié)議單元、HDMI輔助數(shù)據(jù)分離單元、HDMI視頻數(shù)據(jù)編制單元、HDMI音頻數(shù)據(jù)編制單元和HDMI輔助數(shù)據(jù)存儲(chǔ)單元；