[實(shí)用新型]空載電壓延時(shí)抑制電路有效
| 申請(qǐng)?zhí)枺?/td> | 201720093571.3 | 申請(qǐng)日： | 2017-01-24 |
| 公開(kāi)（公告）號(hào)： | CN206550475U | 公開(kāi)（公告）日： | 2017-10-13 |
| 發(fā)明（設(shè)計(jì)）人： | 鮑小飛;范雪芳;徐文孝 | 申請(qǐng)（專利權(quán)）人： | 浙江蘭科電子有限公司 |
| 主分類(lèi)號(hào)： | B23K9/10 | 分類(lèi)號(hào)： | B23K9/10 |
| 代理公司： | 暫無(wú)信息 | 代理人： | 暫無(wú)信息 |
| 地址： | 321100 浙江省*** | 國(guó)省代碼： | 浙江;33 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 空載 電壓 延時(shí) 抑制 電路 | ||
【權(quán)利要求書(shū)】：
1.空載電壓延時(shí)抑制電路，包括運(yùn)放電路和電壓反饋網(wǎng)絡(luò)，其特征在于，所述運(yùn)放電路由基準(zhǔn)電壓電路、空載電壓電路、四路運(yùn)算放大器和三極管組成，三極管與電壓反饋網(wǎng)絡(luò)連接。
2.根據(jù)權(quán)利要求1所述空載電壓延時(shí)抑制電路，其特征在于，所述基準(zhǔn)電壓電路由R6與R5連接組成。
3.根據(jù)權(quán)利要求1所述空載電壓延時(shí)抑制電路，其特征在于，所述空載電壓電路由R4、R7與D3連接組成。
4.根據(jù)權(quán)利要求1所述空載電壓延時(shí)抑制電路，其特征在于，所述四路運(yùn)算放大器內(nèi)由R1、D1、C1、U2A與U2B連接組成。
5.根據(jù)權(quán)利要求1所述空載電壓延時(shí)抑制電路，其特征在于，所述電壓反饋網(wǎng)絡(luò)由D2、R2與LED1連接組成。
下載完整專利技術(shù)內(nèi)容需要扣除積分，VIP會(huì)員可以免費(fèi)下載。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于浙江蘭科電子有限公司，未經(jīng)浙江蘭科電子有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201720093571.3/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 一種鎖相環(huán)中的時(shí)間數(shù)字轉(zhuǎn)換器
- 一種基于FPGA的時(shí)間測(cè)量系統(tǒng)及方法
- 高精度寬帶連續(xù)可調(diào)節(jié)實(shí)時(shí)延時(shí)線電路
- 一種同步信號(hào)調(diào)整方法和系統(tǒng)
- 一種鎖相環(huán)中的時(shí)間數(shù)字轉(zhuǎn)換器
- 一種微帶延時(shí)線高精度相位調(diào)節(jié)裝置
- 電源控制裝置和控制設(shè)備
- 一種延時(shí)電路及基于fpga鎖相環(huán)的延時(shí)方法
- 一種正負(fù)群延時(shí)抵消的群延時(shí)平坦化處理系統(tǒng)
- 延時(shí)交易存儲(chǔ)方法、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
