[發明專利]一種功率半導體器件及其制備方法

在審

• 申請號: 201711495577.4
• 申請日: 2017-12-28
• 公開（公告）號: CN108231900A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 單建安;伍震威;梁嘉進;馮浩
• 申請（專利權）人: 中山漢臣電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 深圳市千納專利代理有限公司 44218
• 代理人: 袁燕清

一種功率半導體器件及其制備方法，本發明涉及于功率半導體器件，為解決源極接觸孔與柵極溝槽之間的光刻對準精度限制了器件的溝道密度，以及溝槽填充過程中易在填充材料內部產生空洞的問題，本發明提供的新型溝槽型場效應管，源極溝槽(源極接觸孔)的刻蝕不需要額外的掩膜版，從而避免了源極接觸孔光刻工藝的層間對準偏差，消除了柵極溝槽與源極接觸孔之間的“安全距離”的限制，進而可以大大減小相鄰柵極溝槽的間距，提高器件導電溝道的密度，實現比通常的溝槽場效應管更低的導通電阻及更低的能量損失，提升器件性能。在本發明所提供的新型溝槽型場效應管中，柵極溝槽的頂部寬度大于底部的寬度，有利于溝槽柵極材料的填充。

技術領域

本發明涉及于功率半導體器件，特別是功率場效應管(Power MOSFET)的結構以及其制作方法。

背景技術

功率場效應管(Power MOSFET)是一種關鍵的半導體元件，被廣泛應用于各種中低壓功率控制系統中，如馬達驅動、電能轉換等。圖1展示了一個傳統的溝槽型功率場效應管器件的橫切面示意圖，該器件底部是由金屬層構成的漏極電極。漏極電極上方是N+型襯底層(102)。一個N型漂移區(101)位于襯底層(102)的上方。在N型漂移區(101)的上表面有一系列結構特征相同的溝槽(106)，溝槽(106)被柵極導電材料(105)填充，且柵極導電材料(105)與柵電極相連。常用的柵極導電材料為重度摻雜的多晶硅。在柵極導電材料(105)與柵極溝槽(106)的內壁之間有一個柵氧化層(111)。在相鄰的柵極溝槽(106)之間，有一個P型體區(107)。在P型體區(107)上方，有并列排布的N+型源極區(108)及P⁺型接觸區(109)，且N⁺型源極區(108)與柵極溝槽(106)的一個側壁毗連。在柵極溝槽(106)上方，有一層間介質層(104)。層間介質層(104)上方是與構成源極電極的金屬層(103)。源極金屬(103)通過介質層(104)中的源極接觸孔(110)與所述N⁺型源極區(108)及P⁺型接觸區(109)相連。

當上述器件工作在正向導通狀態時，一個正電壓被置于柵電極之上；當柵電極電壓高于器件的閾值電壓時，P型體區(107)與柵極溝槽(106)毗連的部分會形成導電溝道。器件單位面積的溝道數量被稱為器件的溝道密度，而器件相鄰柵極溝槽的周期性間距被稱為器件的元胞間距。不難理解，器件的元胞間距越小，溝道密度越大，溝道電阻越低，進而器件的導通電阻越低。然而，在傳統溝槽型場效應管中，溝槽密度的提高存在一定的限制,主要限制因素在于，在傳統的溝槽型場效應管器件加工過程中，柵極溝槽(106)和源極接觸孔(110)通過前后兩次的光刻及刻蝕工藝而形成，即，先通過第一次光刻及刻蝕形成柵極溝槽(106)，再通過第二次光刻及刻蝕形成源極接觸孔(110)。為保證源極接觸孔(110)與柵極溝槽(106)的相對位置，前后兩次光刻之間需要通過光刻對準標記進行對準。然而，受限于工藝設備條件，前后兩次光刻之間必然存在一定的對準偏差。為避免源極接觸孔(110)與柵極溝槽(106)之間由于對準偏差而導致源極與柵極短接的問題，在器件設計時需額外增大二者的間距，所增加的間距又被稱為“安全距離”。這樣一來，相鄰溝槽之間的間距也被不可避免的增大，從而降低了器件的溝道密度，增大了器件的導通電阻。

此外，傳統的溝槽型場效應管還存在著另一個問題。為獲得較高的器件溝道密度，在設計柵極溝槽(106)時一般會采用盡可能小的溝槽寬度。另一方面，為保證器件的耐壓能力，柵極溝槽(106)又必須具有一定的溝槽深度。這就導致柵極溝槽(106)有著較高的深度/寬度比例(下文中稱為“深寬比”)。在器件加工過程中，溝槽(106)需要被柵極導電材料(105)完全填充，填充材料通常為多晶體硅，填充方式一般為化學氣相沉積。然而，對于深寬比較高的溝槽，在對其填充過程中，由于溝槽頂部的材料沉積速率一般高于溝槽底部的材料沉積速率，從而易導致在填充材料(105)內部生成空洞(112)，如圖2所示。在器件使用過程中，空洞(112)會因熱脹冷縮而產生應力，從而對器件的可靠性造成不良影響。