[發明專利]一種屏蔽柵溝槽MOSFET制造方法

在審

• 申請號: 201711484637.2
• 申請日: 2017-12-29
• 公開（公告）號: CN108172517A
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 姚鑫;余強
• 申請（專利權）人: 中航（重慶）微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

1.一種屏蔽柵溝槽MOSFET制造方法，其特征在于，包括：

步驟S1、在襯底上形成與所述襯底具有相同導電類型的外延層，在所述外延層中形成深溝槽，沉積屏蔽氧化層以覆蓋所述深溝槽的內壁和所述外延層上表面，在所述深溝槽內填充屏蔽多晶硅，所述屏蔽多晶硅還覆蓋位于所述外延層上方的所述屏蔽氧化層；

步驟S2、減薄所述外延層上方的所述屏蔽多晶硅和所述屏蔽氧化層至目標厚度；

步驟S3、沉積氮化硅層，以覆蓋所述屏蔽多晶硅和所述屏蔽氧化層，對所述氮化硅層進行刻蝕以形成對應所述深溝槽的窗口；

步驟S4、以所述氮化硅層為掩膜回刻刻蝕所述深溝槽內的所述屏蔽多晶硅和所述屏蔽氧化層至第一目標深度，使所述屏蔽多晶硅的上方部分突出于所述屏蔽氧化層；

步驟S5、在所述深溝槽中填充沉積隔離氧化層，以覆蓋位于所述外延層上方的所述屏蔽氧化層和所述氮化硅層；

步驟S6、采用化學機械拋光處理所述隔離氧化層并止于所述氮化硅層，并使所述隔離氧化層與所述氮化硅層齊平；

步驟S7、去除所述外延層上表面的所述氮化硅層，回刻刻蝕所述隔離氧化層至第二目標深度；

步驟S8、沉積柵氧化層，以覆蓋所述深溝槽的內壁和所述隔離氧化層，以形成柵極溝槽，在所述柵極溝槽中填充柵極多晶硅以形成柵極；所述隔離氧化層為高密度等離子體氧化層。

2.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，還包括：

步驟S9、通過離子注入分別形成本體區和源極，在所述外延層上方形成金屬結構，在所述襯底下表面形成漏極金屬層。

3.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S2中，將所述屏蔽多晶硅和所述屏蔽氧化層減至所述目標厚度后暴露所述屏蔽多晶硅的上表面。

4.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S3中，沉積所述氮化硅層后，所述氮化硅層的厚度為2KA-3KA。

5.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S3中，通過干法刻蝕形成所述窗口；

所述窗口的寬度為所述屏蔽多晶硅的寬度的1.2-1.5倍。

6.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S4中，通過干法回刻刻蝕所述屏蔽多晶硅和所述屏蔽氧化層。

7.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S4中，通過濕法回刻刻蝕所述屏蔽多晶硅和所述屏蔽氧化層。

8.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S6中，采用化學機械拋光處理所述屏蔽氧化層并止于所述氮化硅層后暴露所述隔離氧化層。

9.根據權利要求1所述的屏蔽柵溝槽MOSFET制造方法，其特征在于，所述步驟S8中，在所述深溝槽中填充所述柵極多晶硅后，回刻刻蝕使所述柵極多晶硅至第三目標深度；

所述第三目標深度為1KA-3KA。