[發(fā)明專利]針對(duì)電荷型SAR-ADC寄生電容的校準(zhǔn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711483390.2
• 申請(qǐng)日: 2017-12-29
• 公開(kāi)（公告）號(hào): CN108365847B
• 公開(kāi)（公告）日: 2020-09-01
• 發(fā)明（設(shè)計(jì)）人: 楊小坤;張海峰;原義棟;胡毅;何洋;李振國(guó);靳嘉楨
• 申請(qǐng)（專利權(quán)）人: 北京智芯微電子科技有限公司;國(guó)網(wǎng)信息通信產(chǎn)業(yè)集團(tuán)有限公司;國(guó)家電網(wǎng)有限公司
• 主分類(lèi)號(hào): H03M1/14
• 分類(lèi)號(hào): H03M1/14
• 代理公司: 北京潤(rùn)平知識(shí)產(chǎn)權(quán)代理有限公司 11283
• 代理人: 王崇

本發(fā)明公開(kāi)了一種針對(duì)電荷型SAR?ADC寄生電容的校準(zhǔn)方法，所述電荷型SAR?ADC包括LSB電容陣列，將LSB電容陣列的所有上極板與第一補(bǔ)償電路的一端相連，第一補(bǔ)償電路的另一端接任意恒定電位，第一補(bǔ)償電路由第一固定電容C_dl和第一可調(diào)電容C_dl＇并聯(lián)組成，通過(guò)調(diào)節(jié)第一補(bǔ)償電路來(lái)調(diào)節(jié)SAR?ADC的非線性誤差。LSB電容陣列中單位電容值為C_u，共L位，從低位到高位分別以2倍的關(guān)系遞增，最高位電容值為2^L?1C_u。當(dāng)LSB電容陣列的總電容值為C_Lt時(shí)，則如下關(guān)系式成立：C_Lt＝(2^L?1)·C_u+C_dl+C_dl＇。所述針對(duì)電荷型SAR?ADC寄生電容的校準(zhǔn)方法能達(dá)到很高的線性和增益的調(diào)節(jié)精度，特別適合高精度ADC的設(shè)計(jì)。

技術(shù)領(lǐng)域

本發(fā)明涉及一種芯片設(shè)計(jì)領(lǐng)域，特別涉及一種針對(duì)電荷型SAR-ADC寄生電容的校準(zhǔn)方法。

背景技術(shù)

模擬和數(shù)字信號(hào)之間的轉(zhuǎn)換是信號(hào)處理重要的組成部分，自然界的聲、光、電等模擬信號(hào)要先經(jīng)過(guò)模擬數(shù)字轉(zhuǎn)換器(ADC)轉(zhuǎn)成數(shù)字信號(hào)才能被數(shù)字系統(tǒng)進(jìn)一步的轉(zhuǎn)換和處理。不同的系統(tǒng)對(duì)ADC的指標(biāo)要求也不盡相同，不同的ADC指標(biāo)要求都有相應(yīng)的ADC結(jié)構(gòu)與之相適應(yīng)。隨著集成電路工藝尺寸的減小和制造工藝精度的提高，目前應(yīng)用最為廣泛的ADC結(jié)構(gòu)有SAR-ADC、sigma-delta ADC和流水線ADC。而逐次逼近轉(zhuǎn)換器(SAR-ADC)具有中等速度、中等精度、低功耗和低成本的綜合優(yōu)勢(shì)，在更加廣闊的領(lǐng)域中得到了應(yīng)用。

SAR-ADC的基本結(jié)構(gòu)包含一個(gè)比較器、一個(gè)數(shù)字模擬轉(zhuǎn)換器(DAC)和一個(gè)逐次逼近控制器(SAR)。它將采樣信號(hào)與已知電壓不斷地進(jìn)行比較，一個(gè)周期完成一位轉(zhuǎn)換，N個(gè)周期完成N位轉(zhuǎn)換，SAR-ADC的分辨率和轉(zhuǎn)換速度是相互矛盾的。其中ADC的精度主要由數(shù)字模擬轉(zhuǎn)換器的精度決定。數(shù)字模擬轉(zhuǎn)換器的結(jié)構(gòu)很多，應(yīng)用最為廣泛的為電荷型數(shù)模轉(zhuǎn)換器，如圖1所示。所謂電荷型數(shù)模轉(zhuǎn)換器的工作過(guò)程是通過(guò)電荷在二元比例劃分電容陣列中的再分配來(lái)完成的，通過(guò)電荷的再分配將輸入電壓與基準(zhǔn)電壓比例進(jìn)行比較，找到最接近輸入電壓的基準(zhǔn)電壓比例，也就實(shí)現(xiàn)了模擬和數(shù)字之間的轉(zhuǎn)換。電荷型DAC的精度和所需要的面積都是限制位數(shù)的因素，其中，精度指的是電容的比例精度。電容的比例精度與電容的面積正相關(guān)，要想實(shí)現(xiàn)更高的比例精度，必須消耗更大的面積。在現(xiàn)有的工藝條件下，電容比例精度可以低至0.1％，0.1％的電容比例精度只適用于電容比例接近1時(shí)，當(dāng)比例增大時(shí)，這個(gè)精度會(huì)相應(yīng)減小。相同的條件下不經(jīng)過(guò)數(shù)字校準(zhǔn)的電荷型DAC一般可以達(dá)到10-bit的精度，也就是說(shuō)二元比例劃分的電容陣列中最大電容和最小電容之間的比值為512:1。為了使匹配精度不會(huì)隨著DAC精度的增加而下降，可以將一個(gè)高精度DAC劃分成多個(gè)子DAC，每個(gè)子DAC之間通過(guò)縮放電容來(lái)實(shí)現(xiàn)連接，如圖2所示。MSB和LSB分別M位和L位的子DAC，電容C_a為縮放電容，將MSB和LSB連接成一個(gè)M+L位的DAC。為了保證每個(gè)子DAC的匹配精度，單個(gè)子DAC的位數(shù)不宜過(guò)高。當(dāng)整個(gè)DAC的精度很高時(shí)，為了保證單個(gè)子DAC的匹配精度，可以將整個(gè)電容陣列分成多個(gè)分段，通過(guò)多個(gè)縮放電容進(jìn)行連接。為了保證各個(gè)分段DAC之間的線性關(guān)系，需要滿足以下公式：

C_a·C_eq/(C_a+C_eq)＝k·C_u