[發明專利]高電源抑制比的超低功耗電源結構

有效

• 申請號: 201711483345.7
• 申請日: 2017-12-29
• 公開（公告）號: CN108762359B
• 公開（公告）日: 2019-11-01
• 發明（設計）人: 王小曼;何洋;胡毅;趙東艷;張海峰;唐曉柯;原義棟;馬永旺;符令;侯佳力
• 申請（專利權）人: 北京智芯微電子科技有限公司;國網信息通信產業集團有限公司;國家電網有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京中譽威圣知識產權代理有限公司 11279
• 代理人: 席勇

本發明公開了一種高電源抑制比的超低功耗電源結構，包括：第一LDO電路、第二LDO電路、第一Bandgap模塊、第二Bandgap模塊以及切換電路；其中，第一LDO電路用于在大驅動模式下提供LDO輸出電壓，第二LDO電路用于為超低功耗模式下提供LDO輸出電壓；第一Bandgap模塊工作在主電源電壓下，第二Bandgap模塊是工作在LDO輸出電壓VDD下的基準源，切換電路包括上下電復位電路、振蕩器電路、延遲電路以及第一電平轉換電路，切換電路能夠將上電啟動時由第一Bandgap模塊輸出第一參考電壓的模式切換為上電啟動完成后由第二Bandgap模塊輸出第二參考電壓的模式。本發明的超低功耗電源結構的結構簡單、魯棒性好，從結構上優化了PSRR性能，并且顯著降低了系統的功耗，實現了低功耗目標值。

技術領域

本發明屬于芯片技術領域，涉及一種高電源抑制比的超低功耗電源結構。

背景技術

對于大部分SOC系統來說，通常包括很多種工作模式，例如正常工作模式、低功耗模式等。在不同的工作模式下芯片的功耗需求是不同的。其中，電源模塊用來將主電源電壓轉換到內部核心電壓，并為內部電路提供電源。一般電源模塊的工作電流在μA級，當芯片處于正常工作模式時，電源模塊能夠提供較大的電流驅動，此時由于數字電路本身的功耗在mA級，因此電源模塊消耗的電流可以忽略。然而當芯片處于低功耗工作模式時，由于數字時鐘被關閉或者運行在一個較低的時鐘頻率下，數字電路的功耗也較小，而作為不能被關閉的電源模塊本身消耗的電流在低功耗模式下占比便大大提升，其電流也決定了SOC芯片在低功耗模式下的電流水平。如果為了實現SOC芯片低功耗模式電流在1～2μA量級，勢必要求電源模塊的功耗在nA級。因此，電源模塊需要兼顧正常工作模式和超低功耗工作模式，電源模塊的一個重要指標就是電源抑制比(PSRR)，在超低功耗模式下，電源的抖動很容易造成電路輸出的抖動，因此PSRR性能很差。

一般電源模塊至少由LDO(低壓差線性穩壓器)以及給LDO提供參考電壓的Bandgap(基準源)組成。有一些專利設計了兩種工作模式下的LDO結構，通常通過一個控制信號控制電流偏置的大小來達到兩種模式的切換。其中，專利CN105549673公開了一種雙模切換式LDO電路，提出了由兩個LDO電路組成，一個LDO用于大驅動模式。然而，該專利并沒有涉及如果提高PSRR性能。而在提高電源模塊的PSRR性能方面，最常見的做法是優化LDO以及Bandgap的電源抑制能力。其中提高LDO和Bandgap的電源抑制比的方法包括提高內部節點擺率、內置高通濾波和電源紋波預處理等。專利US2015015224A1公開了Bandgap可切換到LDO輸出后的方案，其切換機理通過檢測Bandgap的電壓值高過一定閾值或者LDO的輸出高過一定閾值的之后，就進行切換，將Bandgap工作于LDO下面，以提供PSRR。

在低功耗的前提下，給LDO提供參考電壓的Bandgap的PSRR是導致整個電源系統PSRR較差的原因，因此，Bandgap的PSRR性能直接影響了電源系統的PSRR性能。目前有很多專利給出了提高Bandgap的PSRR的方法，通常是使用預穩壓技術、補償技術等，需要在傳統的Bandgap里面加入新的電流通路，這一點不利于低功耗設計，并且當電源模塊工作電流限制在nA級時，提高Bandgap的PSRR的效果并不好。由于專利US2015015224A1需要一個電壓檢測電路，該電壓檢測電路需要消耗靜態電流，不利于低功耗的設計。另外一方面，該檢測電路的電壓裕量和噪聲之間的關系都需要仔細協調，當檢測電路實際精度出現偏差，或者電路內部噪聲較大時，會存在無法切換或者頻繁切換的后果，從而造成電源系統無法正常工作。

公開于該背景技術部分的信息僅僅旨在增加對本發明的總體背景的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域一般技術人員所公知的現有技術。

發明內容

本發明的目的在于提供一種高電源抑制比的超低功耗電源結構，從而通過采用新的電源結構達到超低功耗模式下的高PSRR性能，并實現大驅動的正常工作模式和低功耗模式的兼容。