[發明專利]一種提高點膠面Chip貼片良率的方法及系統

在審

• 申請號: 201711483332.X
• 申請日: 2017-12-29
• 公開（公告）號: CN108260297A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 杜正闊;賈首峰
• 申請（專利權）人: 深圳市興森快捷電路科技股份有限公司;廣州興森快捷電路科技有限公司;宜興硅谷電子科技有限公司
• 主分類號: H05K3/34
• 分類號: H05K3/34;H05K3/30
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 唐致明

本發明公開了一種提高點膠面Chip貼片良率的方法，其包括以下步驟：系統在焊盤上設置布線禁布層；系統在器件底部的焊盤上設置禁布區域，所述禁布區域用于自動清除銅箔殘留、禁止銅箔殘留；系統根據用戶輸入的指令進行貼片。一種提高點膠面Chip貼片良率的系統，其包括：禁布設置模塊、貼片模塊。本發明提供的提高點膠面Chip貼片良率的方法及系統，通過系統設置禁布區域，使得焊盤自動清除銅箔殘留、禁止銅箔殘留。其與業內當前設計方法相比，本發明不會增加任何額外的成本，也不會在PCB設計時因鋪銅、布線、打孔等操作在Chip器件之間形成銅箔殘留的情況，從而提高了點膠貼片良率。其廣泛應用于PCB板焊接領域。

技術領域

本發明涉及PCB板焊接領域，具體為提高點膠面Chip貼片良率的方法及系統。

背景技術

CHIP是指片狀電阻、電容類貼片元器件。

隨著電子產品的迅速發展，PCB正反面使用Chip貼片器件的數量越來越多，在貼片流程中，對Chip器件較少的面會先在Chip器件底部印上紅膠，以便將貼上的Chip器件粘住，避免器件在回流焊接前脫落。由于Chip器件封裝的焊盤之間會有較大的空隙，且正好處于器件底部，在PCB設計時經常會在焊盤之間的這個空隙處形成.銅箔殘留或打上過孔，(軟件自動布線時，在焊盤之間設置了銅箔走線和過孔，導致貼上紅膠后，器件被抬高)而此類器件管腳一般都是與器件實體齊平，在印上紅膠后會導致此處略高，從而將器件頂高，導致器件管腳與PCB上的焊盤圖形無法有效焊接，形成虛焊。常規Chip器件焊盤之間有銅箔殘留，如圖1。

因此，該技術有必要進行改進。

發明內容

為了解決上述技術問題，本發明的目的是提供一種可解決因PCB設計時在Chip器件的焊盤之間殘留銅箔導致點膠后器件焊接不良的提高點膠面Chip貼片良率的方法及系統。

本發明所采用的技術方案是：

本發明提供一種提高點膠面Chip貼片良率的方法，其包括以下步驟：

系統在焊盤上設置布線禁布層；

系統在器件底部的焊盤上設置禁布區域，所述禁布區域用于自動清除銅箔殘留、禁止銅箔殘留；

系統根據用戶輸入的指令進行貼片。

作為該技術方案的改進，所述禁布區域置于相鄰兩焊盤之間。

作為該技術方案的改進，所述禁布區域大小滿足不小于相鄰兩焊盤之間的間隙大小。

另一方面，本發明還提供一種提高點膠面Chip貼片良率的系統，其包括：

禁布設置模塊，用于執行步驟系統在焊盤上設置布線禁布層；

系統在器件底部的焊盤上設置禁布區域，所述禁布區域用于自動清除銅箔殘留、禁止銅箔殘留；

貼片模塊，用于執行步驟系統根據用戶輸入的指令進行貼片。

本發明的有益效果是：本發明提供的提高點膠面Chip貼片良率的方法及系統，通過系統設置禁布區域，使得焊盤自動清除銅箔殘留、禁止銅箔殘留。其與業內當前設計方法相比，本發明不會增加任何額外的成本，也不會在PCB設計時因鋪銅、布線、打孔等操作在Chip器件之間形成銅箔殘留的情況，從而提高了點膠貼片良率。

附圖說明

下面結合附圖對本發明的具體實施方式作進一步說明：

圖1是現有技術示意圖；

圖2是本發明第一實施例的示意圖；

圖3是本發明第一實施例的效果示意圖。

具體實施方式