[發明專利]半導體芯片的封裝結構及封裝方法

在審

• 申請號: 201711483074.5
• 申請日: 2017-12-29
• 公開（公告）號: CN108109928A
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 仇月東;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/29;H01L23/31;H01L23/498
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本發明提供一種半導體芯片的封裝結構及封裝方法，封裝結構包括：第一介質層，具有第一圖形窗口，第一圖形窗口貫穿于第一介質層的第一面及相對的第二面；第二介質層，第二介質層具有第二圖形窗口，第二圖形窗口顯露第一圖形窗口；圖形線路層，形成于第一圖形窗口及第二圖形窗口中，圖形線路層藉由第一圖形窗口及第二圖形窗口定義；半導體芯片，電性接合于圖形線路層上；封裝材料，包覆于半導體芯片；以及金屬凸塊，形成于第一介質層的第二面上，并與圖形線路層電性連接。本發明結合了前端重新布線層和后端重新布線層的制造工藝，可以獲得細間距的重新布線層，與傳統的大馬士革工藝相比，可以大大節約工藝成本。

技術領域

本發明屬于半導體封裝領域，特別是涉及一種半導體芯片的封裝結構及封裝方法。

背景技術

隨著集成電路的功能越來越強、性能和集成度越來越高，以及新型的集成電路出現，封裝技術在集成電路產品中扮演著越來越重要的角色，在整個電子系統的價值中所占的比例越來越大。同時，隨著集成電路特征尺寸達到納米級，晶體管向更高密度、更高的時鐘頻率發展，封裝也向更高密度的方向發展。

由于扇出晶圓級封裝(fowlp)技術由于具有小型化、低成本和高集成度等優點，以及具有更好的性能和更高的能源效率，扇出晶圓級封裝(fowlp)技術已成為高要求的移動/無線網絡等電子設備的重要的封裝方法，是目前最具發展前景的封裝技術之一。

隨著芯片尺寸的減小而I/O數量的增加，封裝結構要求更高的封裝密度，因此，細間距重新布線層(RDL)已成為后端封裝行業所需的技術。目前由于封裝材料通常是通過旋涂工藝形成，其表面結構粗糙，從而造成后端封裝技術難以形成細間距RDL(RDL LW<＝2μm)。

前端集成電路制造工藝可以形成多層金屬線堆棧結構，金屬線是由通過化學氣相沉積(CVD)所形成的介電材料保護，這種金屬線的形成過程稱為“大馬士革技術”，其可以利用化學機械研磨工藝(CMP)形成光滑表面，同時去除銅等多余導電材料，使用“大馬士革技術”可以獲得尺寸<1μm的金屬線，但是，采用“大馬士革技術”制作的重新布線層費的工藝成本十分高昂，并不利于成本的降低。

基于以上所述，提供一種可以獲得細間距重新布線層且工藝成本較低的半導體芯片的封裝結構及封裝方法實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體芯片的封裝結構及封裝方法，用于解決現有技術中難以獲得細間距重新布線層或制作細間距重新布線層工藝成本過高的問題。

為實現上述目的及其他相關目的，本發明提供一種半導體芯片的封裝結構，所述封裝結構包括：第一介質層，具有第一圖形窗口，所述第一圖形窗口貫穿于所述第一介質層的第一面及相對的第二面；第二介質層，形成于所述第一介質層的所述第一面上，所述第二介質層具有第二圖形窗口，所述第二圖形窗口顯露所述第一圖形窗口；圖形線路層，形成于所述第一圖形窗口及所述第二圖形窗口中，所述圖形線路層藉由所述第一圖形窗口及所述第二圖形窗口定義；半導體芯片，電性接合于所述圖形線路層上；封裝材料，包覆于所述半導體芯片；以及金屬凸塊，形成于所述第一介質層的所述第二面上，并與所述圖形線路層電性連接。

優選地，所述第一圖形窗口之間的最小間距不大于2μm，以使得由所述第一介質層的所述第二面顯露的所述圖形線路層之間的最小間距不大于2μm。

優選地，所述第一介質層、所述第二介質層及所述圖形線路層形成布線單元，所述封裝結構還包括若干個所述布線單元，以形成包含層疊的多層介質層與互連的多層所述圖形線路層的細間距重新布線層，所述細間距重新布線層通過圖形窗口的設計實現所需的互連功能。

優選地，所述第二圖形窗口顯露一個或多個所述第一圖形窗口。

優選地，所述第一介質層及所述第二介質層的材料包含環氧樹脂、硅膠、PI、PBO、BCB、氧化硅、氮化硅、氮氧化硅、磷硅玻璃，含氟玻璃所組成群組中的一種或兩種以上組合。