[發(fā)明專(zhuān)利]用于處理稀疏數(shù)據(jù)的裝置和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201711479748.4
• 申請(qǐng)日: 2017-12-29
• 公開(kāi)（公告）號(hào): CN108269226A
• 公開(kāi)（公告）日: 2018-07-10
• 發(fā)明（設(shè)計(jì)）人: E.努爾維塔希;Y.王;D.T.馬爾
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): G06T1/20
• 分類(lèi)號(hào): G06T1/20
• 代理公司: 中國(guó)專(zhuān)利代理(香港)有限公司 72001
• 代理人: 王洪斌;鄭冀之

本申請(qǐng)涉及用于處理稀疏數(shù)據(jù)的加速器的裝置和方法。例如，一個(gè)實(shí)施例包括在其上存儲(chǔ)有程序代碼的機(jī)器可讀介質(zhì)，所述程序代碼當(dāng)由處理器執(zhí)行時(shí)使處理器執(zhí)行以下的操作：鑒于加速器架構(gòu)模板來(lái)分析與目標(biāo)加速器相關(guān)聯(lián)的輸入圖形程序代碼和參數(shù)；響應(yīng)性地將參數(shù)映射到架構(gòu)模板上，以實(shí)現(xiàn)對(duì)加速器架構(gòu)模板的定制；和基于應(yīng)用于加速器架構(gòu)模板的參數(shù)的所確定映射來(lái)生成目標(biāo)加速器的硬件描述表示。

技術(shù)領(lǐng)域

本發(fā)明大體上涉及計(jì)算機(jī)處理器和加速器的領(lǐng)域。更具體地說(shuō)，本發(fā)明涉及用于處理稀疏數(shù)據(jù)的裝置和方法。

背景技術(shù)

圖形分析依賴(lài)于圖形算法來(lái)提取關(guān)于表示為圖形的數(shù)據(jù)之間的關(guān)系的知識(shí)。圖形數(shù)據(jù)（來(lái)自諸如社交媒體之類(lèi)的源）的激增導(dǎo)致了對(duì)圖形分析的強(qiáng)烈需求和廣泛使用。因此，能夠盡可能高效地進(jìn)行圖形分析是至關(guān)重要的。

存在現(xiàn)有的圖形分析框架，但它們主要是軟件框架（即，在GPGPU的CPU上運(yùn)行）。對(duì)于將圖形算法映射到定制硬件的有限圖形框架，其目標(biāo)硬件加速器架構(gòu)不是基于廣義稀疏矩陣向量乘的。存在現(xiàn)有的稀疏矩陣乘法硬件加速器，但它們不支持可定制性以允許圖形算法的映射。

附圖說(shuō)明

可以結(jié)合以下附圖從下面的詳細(xì)描述中獲得對(duì)本發(fā)明更好的理解，其中：

圖1A和1B是圖示根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其指令模板的框圖；

圖2A-D是圖示根據(jù)本發(fā)明的實(shí)施例的示例性特定向量友好指令格式的框圖；

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)的框圖；和

圖4A是圖示根據(jù)本發(fā)明的實(shí)施例的示例性有序取出、解碼、收回（retire）流水線(xiàn)以及示例性寄存器重命名、無(wú)序發(fā)布/執(zhí)行流水線(xiàn)兩者的框圖；

圖4B是圖示根據(jù)本發(fā)明的實(shí)施例的要在處理器中包括的有序取出、解碼、收回核和示例性寄存器重命名、無(wú)序發(fā)布/執(zhí)行架構(gòu)核兩者的框圖；

圖5A是單個(gè)處理器核連同其到管芯上互連網(wǎng)絡(luò)的連接的框圖；

圖5B圖示了根據(jù)本發(fā)明的實(shí)施例的圖5A中的處理器核的部分的擴(kuò)展視圖；

圖6是根據(jù)本發(fā)明的實(shí)施例的具有集成存儲(chǔ)器控制器和圖形的單核處理器和多核處理器的框圖；

圖7圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的框圖；

圖8圖示了根據(jù)本發(fā)明的實(shí)施例的第二系統(tǒng)的框圖；

圖9圖示了根據(jù)本發(fā)明的實(shí)施例的第三系統(tǒng)的框圖；

圖10圖示了根據(jù)本發(fā)明的實(shí)施例的片上系統(tǒng)（SoC）的框圖；

圖11圖示了根據(jù)本發(fā)明的實(shí)施例的對(duì)比將源指令集中的二進(jìn)制指令轉(zhuǎn)換為目標(biāo)指令集中的二進(jìn)制指令的軟件指令轉(zhuǎn)換器的使用的框圖；

圖12圖示了可以在其上實(shí)現(xiàn)本發(fā)明的實(shí)施例的架構(gòu)；

圖13圖示了用于處理稀疏數(shù)據(jù)的架構(gòu)的一個(gè)實(shí)施例；

圖14圖示了在一個(gè)實(shí)施例中采用的不同的稀疏數(shù)據(jù)操作；

圖15a-c圖示了一個(gè)實(shí)施例中的用于矩陣數(shù)據(jù)的格式；

圖16a-c圖示了用于在一個(gè)實(shí)施例中執(zhí)行的操作的偽代碼；

圖17圖示了一個(gè)實(shí)施例中的處理器元件架構(gòu)；

圖18a-b圖示了根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)流；

圖19a-e圖示了根據(jù)一個(gè)實(shí)施例的繪圖數(shù)據(jù)和程序代碼；

圖20圖示了在一個(gè)實(shí)施例中采用的模板映射、驗(yàn)證和自動(dòng)調(diào)整；