[發明專利]一種二次載波剝離跟蹤方法

在審

• 申請號: 201711469153.0
• 申請日: 2017-12-29
• 公開（公告）號: CN108226966A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 魏敬法;鐘小敏;師彬;張帆
• 申請（專利權）人: 中國電子科技集團公司第二十研究所
• 主分類號: G01S19/29
• 分類號: G01S19/29
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 顧潮琪

本發明提供了一種二次載波剝離跟蹤方法，輸入信號與本地中頻信號混頻得到中頻混頻信號，降采樣處理，得到比中頻混頻信號更低數據速率的中頻混頻減采樣信號，中頻混頻減采樣信號與載波環路輸出信號混頻，輸出的混頻信號經過積分清零輸出I、Q支路信號，經過鑒別器計算，濾波器濾波得到輸入信號與本地信號之間的頻率和相位差異。本發明能夠降低數據采樣率，減小數據量，節省硬件資源。

技術領域

本發明屬于衛星導航領域，涉及一種改進的衛星導航基帶載波剝離跟蹤方法。

背景技術

衛星導航定位系統已成為現代科學技術研究發展的重要支撐手段，能為艦船、飛機、車輛以及地面人員等提供全天候、連續實時、高精度的定位、測速和時間信息。為滿足各類平臺的應用需求，衛星導航接收機不斷向小尺寸、低功耗發展。

傳統載波跟蹤環路在接收機內部復制一個包含多普勒頻移在內的載波頻率，使其盡可能的與實際接收到的衛星信號中的載波頻率相一致，并讓兩者相乘混頻后徹底剝離接收信號的載波，使信號下變頻至中心頻率為零的基帶信號。在現有各類車載、機載平臺上已使用的衛導終端中，跟蹤環路多在FPGA芯片中實現，其采樣率都設置在60MHz，也就是說數字信號速率是60MHz，FPGA程序處理速度必然要大于等于60MHz，這就對FPGA芯片的各類資源提出了更高的要求，比如乘法器、加法器、存儲器等。同時，由于處理速度太快，一顆衛星往往就需要一個通道單獨跟蹤，不可以復用，這就進一步增加了FPGA資源的占用。高速處理及通道單獨占用，都不利于衛星導航接收機向小尺寸和低功耗發展。

發明內容

為了克服現有技術的不足，本發明提供一種衛星導航基帶二次載波剝離跟蹤方法，先將載波中頻頻率進行剝離，再對殘余多普勒頻率進行剝離，能夠降低數據采樣率，減小數據量，通過復用跟蹤通道，節省了硬件資源。

本發明解決其技術問題所采用的技術方案包括以下步驟：

第一步，輸入信號S_IF與本地中頻信號S_{mix_IF}混頻得到中頻混頻信號S_BF；

第二步，降采樣處理，得到比中頻混頻信號S_BF更低數據速率的中頻混頻減采樣信號其中，N為降采樣倍數，S_BF(n)為中頻混頻信號S_BF的采樣點；

第三步：中頻混頻減采樣信號S_BFL與載波環路輸出信號S_{mix_c}混頻，其中載波環路輸出信號S_{mix_c}(t)＝2c(t)cos[2π(f'_{D_acq}+f_Δ)t+θ]，c(t)為本地產生的同倍速率降采樣的偽碼；f'_{D_acq}為捕獲的多普勒頻移；f_Δ為載波跟蹤多普勒誤差；θ為載波跟蹤相位差異；

第四步，第三步輸出的混頻信號經過積分清零輸出I、Q支路信號I_P(t)和Q_P(t)，其中，I_P(t)＝aD(t)cos(ω_et+θ_e)，Q_P(t)＝aD(t)sin(ω_et+θ_e)，ω_e和θ_e分別為輸入信號S_IF和本地信號S_mix之間的載波頻率誤差和初相誤差，ω_e＝2πf₀-2π(f_{mix_IF}+f_D'_{_acq}+f_Δ)，θ_e＝θ₀-θ；

第五步，I_P(t)和Q_P(t)經過鑒別器計算，濾波器濾波得到輸入信號與本地信號之間的頻率和相位差異f_Δ+θ。