[發明專利]晶片接合結構、晶片接合方法、晶片剝離方法及裝置

在審

• 申請號: 201711465613.2
• 申請日: 2017-12-28
• 公開（公告）號: CN108335994A
• 公開（公告）日: 2018-07-27
• 發明（設計）人: 馮玙璠;陳治賢;莊昌輝;范小貞;趙前來;黃漢杰;何江玲;尹建剛;高云峰
• 申請（專利權）人: 大族激光科技產業集團股份有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67;H01L21/683;H01L21/78
• 代理公司: 深圳市道臻知識產權代理有限公司 44360
• 代理人: 陳琳

本發明公開了晶片接合結構、晶片接合方法、晶片剝離方法及裝置，所述晶片接合結構包括：晶片；基板，采用可透過紫外激光的材料；粘合層，包含通過紫外線或熱固化的有機材料，涂覆于晶片表面；以及釋放層，包含吸收紫外激光而分解的材料，涂覆于基板表面，并且與粘合層接合。所述晶片剝離方法包括步驟：將紫外激光束由高斯分布的圓形光斑整形為平頂分布的矩形光斑；以及采用整形得到的平頂分布的矩形光斑掃描釋放層，通過釋放層材料對紫外激光的吸收使釋放層材料分解，實現晶片與基板的分離。本發明所述晶片接合結構方便實現晶片與基板的分離。本發明所述晶片剝離方法可以顯著提高晶片的加工質量和生產良率。

技術領域

本發明涉及半導體加工技術領域，尤其涉及一種晶片接合結構、晶片接合方法、晶片剝離方法及裝置。

背景技術

集成電路封裝是半導體產業鏈中的核心環節之一，近年來，疊層芯片封裝逐漸成為技術發展的主流。疊層芯片封裝技術，簡稱3D封裝，是指在不改變封裝體尺寸的前提下，在同一個封裝體內于垂直方向疊放兩個以上芯片的封裝技術，它起源于快閃存儲器(NOR/NAND)及SDRAM的疊層封裝。

隨著對于大規模集成、高密度封裝的需求日漸提高，堆疊中所用各層芯片的厚度不可避免的需要被減薄，目前較為先進的疊層封裝的芯片厚度都在100um以下，對于一些應用，硅晶片/芯片被后側研磨并拋光到50um甚至更薄。雖然單晶硅具有非常高的機械強度，但在降低厚度的過程中，硅晶片的脆性會增加，減薄后的硅晶片在后續的加工過程中十分容易彎折或斷裂，這對于自動化設備提出了較大的挑戰。

針對上述問題，在現有技術中，通過將被加工的晶片粘著固定在基板上，以增強晶片在加工過程中的機械強度，在晶片加工完成之后，再將晶片與基板剝離。現有技術中，常用的晶片與基板剝離的方法有以下幾種：

化學方式：將硅酮粘著劑(silicone adhesive)用作粘著層，浸漬于可將硅酮樹脂溶解或分解的化學物品來使基板和晶片剝離，這一方式中，溶劑必須通過粘滯性聚合物介質擴散過很大的距離來實現脫粘，通常需要較長的時間才能完成晶片與基板的分離，在實際加工中會導致生產力降低；

熱機械方式：將熱熔性烴類化合物作為粘著層，在加熱熔融狀態下進行粘合/剝離操作，該項技術由于只需通過加熱進行控制，操作簡便，但是由于在對晶片進行背側加工時經常會涉及到高于甚至300度的工作溫度，這就需要用于剝離的聚合物在該工作溫度下或附近既不會分解也不會過度軟化，否則在加工的過程中晶片就可能與基板分離；同時，高溫由于熱膨脹會對粘合的成對器件施加大量的應力，以及在將晶片從基板上移走所進行的滑動、抬升或扭曲等操作也會形成附加的應力，這就容易在剝離過程中造成晶片的斷裂或其上微觀電路的損壞；

熱分解方式：粘合的晶片與基板被加熱到粘合層聚合物的分解溫度以上，使得聚合物分解揮發從而分離開晶片和基板，這一方式所需要的溫度也較高，高溫條件下晶片易碎，且當聚合物分解時產生氣體，這些氣體可能會在粘合劑塊件被移除之前陷入到晶片和基板之間，氣體的累計會在晶片與基板的縫隙中形成氣泡甚至引起晶片炸裂，與此同時，聚合物分解時常伴有難以處理的碳化殘留物的形成，這些物質也給后續的清洗操作帶來困難。

由于以上剝離方式的局限性，需要開發新的晶片與基板的剝離方式，以提高晶片的產量和生產效率，并減少或消除晶片斷裂和內部器件受損的幾率。

發明內容

鑒于上述現有技術的不足，本發明的目的在于提供一種晶片接合結構、晶片接合方法、晶片剝離方法及裝置，從而克服現有技術中的晶片剝離方法存在晶片產率較低和生產效率低的問題。

本發明的技術方案如下：

本發明提供了一種晶片接合結構，其中，包括：晶片；基板，采用可透過紫外激光的材料；粘合層，包含通過紫外線或熱固化的有機材料，涂覆于晶片表面；以及釋放層，包含吸收紫外激光而分解的材料，涂覆于基板表面，并且與粘合層接合。