[發(fā)明專利]靜態(tài)隨機存取存儲器及其形成方法有效
| 申請?zhí)枺?/td> | 201711462895.0 | 申請日: | 2017-12-28 |
| 公開(公告)號: | CN109979942B | 公開(公告)日: | 2023-02-21 |
| 發(fā)明(設計)人: | 王楠 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H10B10/00 | 分類號: | H10B10/00 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 靜態(tài) 隨機存取存儲器 及其 形成 方法 | ||
一種靜態(tài)隨機存取存儲器及其形成方法,其中形成方法包括:提供初始基底,所述初始基底包括至少一個第一區(qū);去除部分第一區(qū)初始基底,形成基底、位于基底表面的第一鰭部、以及位于基底表面的第二鰭部,部分所述第一鰭部用于形成傳輸晶體,部分第一鰭部和第二鰭部用于形成傳輸晶體管,所述傳輸晶體管的溝道具有第一導電類型;在所述第二鰭部內(nèi)摻入第一離子,所述第一離子具有第二導電類型,且所述第二導電類型與第一導電類型相反。所述方法形成的靜態(tài)隨機存取存儲器性能較好。
技術(shù)領域
本發(fā)明涉及集成電路技術(shù)領域,特別涉及一種靜態(tài)隨機存取存儲器及其形成方法。
背景技術(shù)
隨著數(shù)字集成電路的不斷發(fā)展,片上集成的存儲器已經(jīng)成為數(shù)字系統(tǒng)中重要的組成部分。靜態(tài)隨機存取存儲器(Static Random Access Memory,SRAM)以其低功耗、高速的優(yōu)點成為片上存儲器中不可或缺的重要組成部分。靜態(tài)隨機存取存儲器只要為其供電即可保存數(shù)據(jù),無需不斷對其進行刷新。
基礎靜態(tài)隨機存取存儲器一般包括六個晶體管:2個上拉晶體管(Pull-uptransistor,PU)、2個下拉晶體管(Pull-down transistor,PD)以及2個傳輸晶體管(Pass-gate transistor,PG)。在靜態(tài)隨機存取存儲器的神經(jīng)過程中,通常要保證足夠大的β比率(Ipd/Ipg電流比),以獲得足夠高的靜態(tài)噪聲容限(Static-noise Margin,SNM),同時要求γ比率(Ipg/Ipu電流比)足夠大,以獲得良好的可寫性(Writability)。因此,對于傳輸晶體管性能的不同要求,造成靜態(tài)隨機存取存儲器的可寫性與讀取穩(wěn)定性之間的沖突。
然而,現(xiàn)有技術(shù)形成的靜態(tài)隨機存取存儲器性能仍較差。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種靜態(tài)隨機存取存儲器及其形成方法,以提高靜態(tài)隨機存取存儲器的性能。
為解決上述技術(shù)問題,本發(fā)明實施例提供一種靜態(tài)隨機存取存儲器的形成方法,包括:提供初始基底,所述初始基底包括至少一個第一區(qū);去除部分第一區(qū)初始基底,形成基底、位于基底表面的第一鰭部和第二鰭部,部分所述第一鰭部用于形成傳輸晶體管,部分第一鰭部和第二鰭部用于形成傳輸晶體管,所述下拉晶體管的溝道具有第一導電類型;在所述第二鰭部內(nèi)摻入第一離子,所述第一離子具有第二導電類型,且所述第二導電類型與第一導電類型相反。
可選的,所述下拉晶體管和傳輸晶體管為NMOS晶體管。
可選的,所述第一離子包括:硼離子或者BF2+離子。
可選的,在所述第二鰭部第三側(cè)側(cè)壁內(nèi)摻入第一離子的工藝包括:第一離子注入工藝;當所述第一離子為硼離子時,所述第一離子注入工藝的參數(shù)包括:注入能量為3千電子伏~10千電子伏,注入劑量為1e14原子數(shù)/平方厘米~1e15原子數(shù)/平方厘米,注入角度為0度~20度。
可選的,沿第一鰭部的寬度方向上,所述第一鰭部具有相對的第三側(cè)和第四側(cè),所述第二鰭部具有第五側(cè),且第五側(cè)到第三側(cè)的距離最近;在所述第二鰭部內(nèi)摻入第一離子的步驟包括:在所述第一鰭部的第四側(cè)基底表面形成第一光刻膠;以所述第一光刻膠為掩膜,在所述第二鰭部的第五側(cè)側(cè)壁內(nèi)摻入第一摻雜離子。
可選的,在所述第二鰭部內(nèi)摻入第一離子之前,所述形成方法還包括:在所述第一鰭部和第二鰭部內(nèi)摻入第一離子。
可選的,所述基底、第一鰭部和第二鰭部的形成步驟包括:在所述初始基底表面形成若干相互分立的犧牲層,所述犧牲層包括相對的第一側(cè)和第二側(cè);在所述犧牲層的第一側(cè)形成第一側(cè)墻部;在所述犧牲層的第二側(cè)形成第二側(cè)墻部;以所述第一側(cè)墻部和第二側(cè)墻部為掩膜,刻蝕所述初始基底,形成基底、位于第一側(cè)墻部底部的第一鰭部以及位于第二側(cè)墻部底部的第二初始鰭部;去除部分第二初始鰭部,形成第二鰭部。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711462895.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:半導體存儲裝置
- 下一篇:半導體元件及其制造方法





