[發明專利]互連結構及其形成方法

在審

• 申請號: 201711462241.8
• 申請日: 2013-06-05
• 公開（公告）號: CN108281410A
• 公開（公告）日: 2018-07-13
• 發明（設計）人: 林育蔚;吳勝郁;曾裕仁;郭庭豪;陳承先
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明公開了凸塊導線直連(BOT)結構的一個實施例，包括：由集成電路支撐的接觸元件、與接觸元件電連接的凸塊下金屬(UBM)部件、設置在凸塊下金屬部件和集成電路之間的絕緣層和鈍化層；安裝在凸塊下金屬部件上的金屬梯狀凸塊和安裝在襯底上的襯底導線，其中，金屬梯狀凸塊具有第一楔形輪廓，并具有最接近集成電路的安裝端和離集成電路最遠的末端，末端的寬度介于10μm至80μm之間，安裝端的寬度介于20μm至90μm之間，該襯底導線具有第二楔形輪廓并且通過直接金屬與金屬接合連接至金屬梯狀凸塊。可以以類似的方式制造芯片與芯片結構的實施例。本發明還提供了互連結構及其形成方法。

本申請是于2013年06月05日提交的申請號為201310222251.X的名稱為“互連結構及其形成方法”的發明專利申請的分案申請。

相關申請的交叉參考

本申請要求以下專利申請的優先權：于2012年9月28日提交的名稱為“Interconnection Structure Method of Forming Same”的美國臨時專利申請第61/707,609號、于2012年9月28日提交的名稱為“Metal Bump and Method of Manufacturingsame”的美國臨時專利申請第61/707,644號、于2012年9月18日提交的名稱為“Ladd BumpStructures and Methods of Making the same”的美國臨時專利申請第61/702,624號以及于2012年9月28日提交的名稱為“Bump structure and Method of Forming same”的美國臨時專利申請第61/707,442號，這些申請的全部內容結合于此作為參考。

技術領域

本發明一般地涉及半導體技術領域，更具體地來說，封裝器件及其形成方法。

背景技術

通常，傳統倒裝芯片凸塊具有垂直或者幾乎垂直的側壁，并且使用焊料回流工藝將倒裝芯片凸塊連接至下面的導線(諸如位于襯底、印刷電路板、中介層、另一芯片等上)。

焊料接合方法在金屬-焊料界面之間形成金屬間化合物(IMC)。IMC會產生更高的電阻率(接觸電阻)。更高的電阻率導致提高的電遷移，從而進一步增大了接觸電阻。此外，由于凸塊下金屬層(UBM)的面積較小，因此焊料/金屬電遷移問題會讓人更擔心。

隨著器件封裝尺寸的縮小，凸塊和相鄰導線之間的較小間距會在回流期間導致不期望的橋接。另外，隨著器件封裝尺寸的縮小，互連凸塊的尺寸也縮小。凸塊尺寸的減小導致互連電阻和電容增大，進而引起信號傳輸延遲(RC延遲)。較小的凸塊尺寸還增加了極低k(ELK)電介質分層的風險。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種凸塊導線直連(BOT)結構，包括：接觸元件，由集成電路支撐；凸塊下金屬(UBM)部件，與所述接觸元件電連接；絕緣層和鈍化層，設置在所述凸塊下金屬部件和所述集成電路之間；金屬梯狀凸塊，安裝在所述凸塊下金屬部件上，所述金屬梯狀凸塊具有第一楔形輪廓，并具有最接近所述集成電路的安裝端和離所述集成電路最遠的末端，所述末端的寬度介于10μm至80μm之間，所述安裝端的寬度介于20μm至90μm之間；以及襯底導線，安裝在襯底上，所述襯底導線具有第二楔形輪廓并且通過直接金屬與金屬接合連接至所述金屬梯狀凸塊。

在該結構中，所述金屬梯狀凸塊與所述襯底導線相連接而沒有形成金屬間化合物。

在該結構中，所述金屬梯狀凸塊和所述襯底導線的末端均沒有焊料。

在該結構中，所述金屬梯狀凸塊的底部寬度大于所述梯狀凸塊的頂部寬度。

在該結構中，所述金屬梯狀凸塊的頂部寬度與所述金屬梯狀凸塊的底部寬度的比值介于約0.75和約0.97之間。

在該結構中，所述襯底導線的頂部寬度與所述襯底導線的底部寬度的比值介于約0.75和約0.97之間。