[發明專利]一種半導體器件的制造方法和集成半導體器件

有效

• 申請號: 201711460715.5
• 申請日: 2017-12-28
• 公開（公告）號: CN109980009B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 程詩康;顧炎;張森
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/739;H01L29/06;H01L27/088;H01L27/082;H01L21/8236;H01L21/8222
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 汪洋;高偉

本發明提供一種半導體器件的制造方法和集成半導體器件，在集成有增強型器件和耗盡型器件的半導體器件的制造過程中形成位于外延層上的介質島和位于外延層中的溝槽。在耗盡型器件形成溝道的過程中，由于介質島的存在阻擋了溝道離子的注入，介質島下方的離子濃度低，使得器件在開態下的擊穿可靠性大大提高；同時，由于介質島的存在，使得柵介電層的厚度增加，降低了柵極電容，減小器件的開關損耗。在外延層中設置溝槽作為增強型器件和耗盡型器件的隔離結構，一方面提升了增強型器件與耗盡型器件之間的隔離特性，另一方面減少了隔離結構占據的芯片面積。

技術領域

本發明涉及半導體制造領域，具體而言涉及一種半導體器件的制造方法和集成半導體器件。

背景技術

垂直雙擴散金屬氧化物場效應器件(VDMOS)包括增強型和耗盡型，其具有關開特性好、功耗低等優勢，在LED驅動、電源適配器等方面具有廣泛應用。但是現有的不同類型的VDMOS器件中大都采用獨立封裝，這樣會帶來工藝成本的增加，芯片面積過大等缺點。

一種集成增強型VDMOS器件和耗盡型的VDMOS器件的半導體器件，由于在耗盡型器件的源端與增強型器件的源端通常有一個電位差，采用在增強型器件和耗盡型器件之間設置深阱作為隔離結構，然而，此種方法降低漏電效果不明顯，同時，為了更好的隔離效果，需要增加深阱的個數，從而浪費大量的芯片面積。

為此，本發明提供一種半導體器件及其制造方法，用以解決現有技術中的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供了一種半導體器件的制造方法，至少包括：

提供半導體襯底，在所述半導體襯底的正面形成具有第一區、第二區和第三區的第一摻雜類型外延層，所述第三區位于所述第一區和所述第二區之間，在所述第三區中形成位于所述第一摻雜類型外延層中的至少一個溝槽；

在所述第一區和所述第二區中分別形成至少兩個第二摻雜類型深阱；

填充所述溝槽、并形成位于所述第一摻雜類型外延層上的介質島，所述介質島包括第一介質島、第二介質島和第三介質島，其中，所述第一介質島分別部分覆蓋所述第一區、所述第二區內的相鄰兩個所述第二摻雜類型深阱之間的區域，并且所述第一介質島與所述的相鄰兩個所述第二摻雜類型深阱均不接觸，所述第二介質島分別部分覆蓋位于所述第一區、所述第二區中的所述第二摻雜類型深阱中擬形成的第一摻雜類型源區之間的區域，所述第三介質島覆蓋所述溝槽；

在所述第一區中形成位于所述第一介質島的兩側的第一摻雜類型溝道，所述第一摻雜類型溝道延伸至所述第一區中擬形成第一摻雜類型源區的區域；

在所述第一摻雜類型外延層上形成分別覆蓋所述第一介質島、所述第三介質島的柵極結構，且所述柵極結構露出所述第二介質島和分別位于所述第一區、所述第二區中的所述擬形成第一摻雜類型源區的區域；

以所述柵極結構和所述第二介質島為掩膜執行第一摻雜類型源區離子注入，在所述第一區、所述第二區中形成第一摻雜類型源區；

其中，所述第一摻雜類型和所述第二摻雜類型相反。

示例性的，所述溝槽的深度等于或大于所述第一摻雜類型外延層的厚度。

示例性的，所述介質島的厚度范圍為所述介質島的長度范圍為2μm～5μm。

示例性的，所述溝槽的寬度范圍為0.5μm～2μm。

示例性的，所述填充所述溝槽、并形成位于所述第一摻雜類型外延層上的介質島的步驟包括：