[發明專利]基于復合介質柵光敏探測器的2×2陣列布局及工作方法

有效

• 申請號: 201711458300.4
• 申請日: 2017-12-28
• 公開（公告）號: CN109979930B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 馬浩文;黃枝建;施毅;閆鋒;張麗敏;卜曉峰;李煜乾;李張南;孔祥順;毛成;楊程;曹旭
• 申請（專利權）人: 南京大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/146
• 代理公司: 南京知識律師事務所 32207
• 代理人: 李媛媛

本發明公開了一種基于復合介質柵光敏探測器的2×2陣列布局及工作方法。陣列由四個像元組成，每個像元包括一個感光晶體管和一個讀取晶體管，這兩者形成在同一P型半導體襯底上方，并均采用復合介質柵結構；四個讀取晶體管的襯底連成正八邊環形結構并位于陣列的中心；正八邊環形結構的四條邊中，未覆蓋復合介質柵的襯底中形成四個兩兩相對且互呈直角的重摻雜N+區，其中兩個相對的重摻雜N+區互連構成共享的N+源極，另外兩個互連構成共享的N+漏極；四個感光晶體管位于正八邊環形結構的外側且處于四個未進行N+重摻雜區域的一側。本發明可以顯著提高光敏探測器的填充系數，實現高的滿阱電荷容量，且與浮柵CMOS工藝兼容，易于制造。

技術領域

本發明涉及成像器件陣列版圖布局，尤其涉及一種應用于可見光、紅外的探測器陣列版圖布局及其陣列的工作方法。

背景技術

CCD和CMOS-APS是當前最為常見的兩種成像器件。較早出現的CCD，其基本結構是一組組串聯而成的MOS電容，通過MOS電容上的脈沖時序控制半導體表面勢阱的產生和變化，以此實現光生電荷的存儲和轉移讀出，這種方法造成CCD的成像速度較慢，同時CCD對工藝的要求極高，使其成品率低，成本較大。CMOS-APS通常由一個感光二極管和三至六個晶體管組成，采用更多晶體管意味著具備更加復雜的功能，CMOS-APS采用X-Y尋址方式讀取信號，因此其成像速度較CCD快，同時CMOS-APS與CMOS工藝兼容，易于與外圍電路整合，但因其像元中包含多個晶體管，其像元的填充系數低，這使得CMOS-APS的滿阱電荷量低，為保證高的成像質量，像元尺寸很難進一步縮小。

通過上述比較發現，如果CMOS-APS成像探測器具有高填充系數，則既可以提高探測器的成像質量，又可以縮小像元尺寸。在已有專利CN201210442007中，提出了一種基于復合介質柵MOSFET的雙晶體管光敏探測器，該探測器通過兩個晶體管將探測器信號的收集功能和讀取功能分開，使得探測器的感光部分不需要制作源漏，可以有效地防止感光晶體管之間互相的干擾。

發明內容

針對以上現有技術中存在的技術問題，本發明通過優化光敏探測器陣列的版圖布局，提出了一種基于復合介質柵MOSFET光敏探測器的2×2源漏共享型陣列版圖布局方案，旨在提高光敏探測器的填充系數，尤其是針對小尺寸像元。本發明的另外一個目的是提供該2×2源漏共享型陣列的工作方法。

為實現上述發明目的，本發明采用的技術方案如下：

基于復合介質柵光敏探測器的2×2陣列布局，陣列由四個像元組成，每個像元包括一個感光晶體管和一個讀取晶體管，感光晶體管和讀取晶體管形成在同一P型半導體襯底上方，兩者均采用復合介質柵的結構，所述復合介質柵自下而上依次為底層絕緣介質層、電荷耦合層、頂層絕緣介質層和控制柵極，其中，四個感光晶體管的電荷耦合層之間互不相連，四個感光晶體管的控制柵極之間互不相連；四個所述讀取晶體管的襯底連成正八邊環形結構，并位于2×2陣列的中心位置；正八邊環形結構的四條邊中，未覆蓋復合介質柵的襯底中通過N+離子注入形成四個重摻雜N+區，四個重摻雜N+區兩兩相對且互呈直角，其中，兩個相對的重摻雜N+區互連構成共享的N+源極，另外兩個相對的重摻雜N+區互連構成共享的N+漏極；四個所述感光晶體管位于正八邊環形結構的外側且處于四個未進行N+重摻雜區域的一側。

進一步地，每個像元中，所述感光晶體管和讀取晶體管在襯底中通過淺槽隔離區隔開；所述感光晶體管的電荷耦合層和讀取晶體管的電荷耦合層相連，所述感光晶體管的控制柵極和讀取晶體管的控制柵極相連。

進一步地，四個所述感光晶體管之間在P型半導體襯底中使用淺槽隔離區隔開。

進一步地，所述感光晶體管的控制柵極面和襯底至少有一處為探測器所探測波長透明或半透明窗口。

進一步地，四個所述感光晶體管的控制柵極分別構成字線WL0、字線WL1、字線WL2和字線WL3，四個所述讀取晶體管的漏極構成漏線DL，四個所述讀取晶體管的源極構成源線SL。