[發明專利]襯底掏空的層疊電感結構及其實現方法

在審

• 申請號: 201711456523.7
• 申請日: 2017-12-28
• 公開（公告）號: CN109979912A
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 沈立;陸宇;周潤寶;沈金龍;程玉華
• 申請（專利權）人: 上海卓弘微系統科技有限公司;上海芯哲微電子科技股份有限公司;上海北京大學微電子研究院
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明是關于一種優化的襯底掏空的層疊電感結構，具體為一種采用CMOS兼容MEMS工藝優化片上平面螺旋電感性能的結構。其包括：多層金屬互連結構和懸浮結構。各金屬層螺旋導線分別位于對應介質層間，其互連結構通過插塞采用多層金屬并聯(或串并聯)形式構成，這樣就可以在低頻帶范圍改善電感性能。懸浮結構是依據金屬螺旋形狀在其螺旋面中間和外圍兩個部位(或僅中間部位)進行刻蝕各介質層和硅襯底而形成的結構，這樣就減小了寄生電容的影響，擴展了電感的工作頻帶，以及大幅度提高了在高頻帶范圍內的性能。

技術領域

本發明涉及集成電路的電感，尤其涉及射頻集成電路電感結構。

背景技術

20世紀90年代以來，無線通信系統的集成度越來越高，人們普遍采用硅工藝制作單片射頻集成電路。電感是射頻芯片上的重要元件，其品質因數直接決定了芯片的整體性能。采用CMOS標準工藝將電感集成于硅集成電路，可以很容易地實現射頻無源器件與CMOS電路的兼容，但由于硅襯底的寄生效應，盡管采用了很多的CMOS工藝相關改善技術，如PGS襯底屏蔽技術、PN結襯底隔離技術等，得到的電感值和品質因數均非常有限，往往只是較小程度改善低頻帶范圍的性能，不利于系統整體性能的提高。

微機械(MEMS)技術的發展為硅射頻集成電路提供了新的解決方案，已經成為射頻電路和器件研究的一個重要領域。由于采用犧牲層、深刻蝕等工藝，硅微機械平面螺旋電感可以有效控制集成電路中的各種寄生效應，明顯提高電感的性能，人們已經研制出不同結構、不同制作方法的微機械電感。

電感的性能主要用品質因數(Q)和諧振頻率(f_SR)來衡量，降低電感寄生電容能夠提高電感的Q和f_SR，由于目前用CMOS標準工藝制作出的電感寄生電容較大，導致其高頻性能需要進一步提高。

發明內容

本發明解決的問題是提供襯底掏空的層疊電感結構，以提高射頻集成電路電感的高頻性能，同時也提高其低頻性能，構成寬頻帶優化的高性能電感。

本發明所提供的襯底掏空的層疊電感結構包括襯底及位于襯底上的多個介質層，還包括多層金屬互連結構和一個懸浮結構；其中懸浮結構是依據金屬螺旋形狀在其螺旋面中間部位進行刻蝕各介質層和硅襯底而形成的結構。

可選的，所述懸浮結構還依據金屬螺旋形狀在其螺旋面外圍進行刻蝕各介質層和硅襯底形成。

可選的，所述多層金屬互連線結構金屬互連線的連接方式為并聯方式或串并聯結合的形式。

由于采用了上述技術方案，與現有技術相比，本發明具有以下優點：

1、懸浮結構是刻蝕硅襯底而形成的結構，這樣就減小了寄生電容的影響，擴展了電感的工作頻帶，以及大幅度提高了在高頻帶范圍內的性能。

2、金屬互連結構通過插塞采用多層金屬并聯或串并聯結合形式構成，這樣就可以在低頻帶范圍改善電感性能。

附圖說明

圖1所繪示為本發明的一實施例的電感結構的俯視圖。

圖2所繪示為沿著圖1中的A-A’剖面線的剖面圖。

圖3所繪示為圖1的電感結構的頂層金屬的俯視圖。

圖4所繪示為圖1的電感結構的除頂層金屬外的各下層金屬的俯視圖。

圖5所繪示為本發明的另一實施例的電感結構(差分結構)的頂層金屬的俯視圖。

圖6所繪示為本發明的另一實施例的電感結構(差分結構)的除頂層金屬外的各下層金屬的俯視圖。

主要元件符號說明