[發明專利]片內高速信號抖動測試電路及方法在審
| 申請號： | 201711455385.0 | 申請日： | 2017-12-28 |
| 公開（公告）號： | CN108362990A | 公開（公告）日： | 2018-08-03 |
| 發明（設計）人： | 徐意;李平 | 申請（專利權）人： | 電子科技大學;桂林電子科技大學 |
| 主分類號： | G01R31/28 | 分類號： | G01R31/28 |
| 代理公司： | 成都惠迪專利事務所(普通合伙) 51215 | 代理人： | 劉勛 |
| 地址： | 610000 四川*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 采樣 延遲時鐘信號 差分信號 抖動測試 高速信號 延遲線 電路 集成電路測試 低閾值電壓 高閾值電壓 時鐘變量 信號電平 閾值電壓 復雜度 時延 記錄 測試 輸出 返回 引入 失敗 成功 | ||
1.片內高速信號抖動測試電路，其特征在于，包括下述部分：
差分信號輸入端，用于接收差分信號的輸入；
采樣保持電路，用于對差分信號采樣，生成采樣信號，記錄為Vp和Vm；
閾值電壓設置電路，基于差分信號生成抖動閾值電壓，分別為較高閾值電壓Vu和較低閾值電壓Vd；
第一比較器，兩個輸入端分別接采樣信號Vp和抖動閾值電壓Vu，輸出端接第一D觸發器的D端；
第二比較器，兩個輸入端分別接采樣信號Vm和抖動閾值電壓Vd，輸出端接第二D觸發器的D端；
第一D觸發器的Q端和第二D觸發器的Q端分別接異或門的兩個輸入端，異或門的輸出接RS鎖存器，
控制電路，用于依據RS鎖存器的內容對延遲線發出控制信號，以控制延遲線的兩個輸出時鐘之間的延遲，控制電路還連接結果存儲器；
時鐘數據恢復電路，其輸入端接差分信號輸入端，其輸出端接延遲線；
延遲線，具有兩個時鐘輸出端，分別連接到第一D觸發器的CLK端和第二D觸發器的CLK端；延遲線的控制端接控制電路，其時鐘數據輸出端通過時鐘數字轉換模塊接結果存儲器。
2.片內高速信號抖動測試方法，其特征在于，包括下述步驟：
A、延遲線依據輸入差分信號產生兩個延遲時鐘信號，并記錄；
B、依據輸入差分信號生成一個較高閾值電壓Vu和一個較低閾值電壓Vd；
C、對差分信號進行采樣，并將采樣所得的信號電平與兩個閾值電壓進行比較；
D、以步驟A參數的延遲時鐘信號作為D觸發器的時鐘，通過D觸發器對比較結果進行采樣；
E、若步驟D采樣成功則進入步驟F，若失敗則增加兩個延遲時鐘信號之間的時延，返回步驟B；
F、記錄延遲線的輸出。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于電子科技大學;桂林電子科技大學，未經電子科技大學;桂林電子科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711455385.0/1.html，轉載請聲明來源鉆瓜專利網。
