[發(fā)明專利]具有基于源極跟隨器的DAC符號間干擾消除的設(shè)備有效
| 申請?zhí)枺?/td> | 201711452252.8 | 申請日： | 2017-12-28 |
| 公開（公告）號： | CN108270445B | 公開（公告）日： | 2023-07-25 |
| 發(fā)明（設(shè)計）人： | S·杜薩德;E·米拉尼;S·簡溫爾 | 申請（專利權(quán)）人： | 德克薩斯儀器股份有限公司 |
| 主分類號： | H03M3/00 | 分類號： | H03M3/00;H03M1/00;H03M1/06;H03M1/08;H03M1/66 |
| 代理公司： | 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司 11245 | 代理人： | 徐東升;趙蓉民 |
| 地址： | 美國德*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 基于 跟隨 dac 符號 干擾 消除 設(shè)備 | ||
1.一種電流數(shù)-模轉(zhuǎn)換器即DAC，其包括：
開關(guān)電路，其包括多個開關(guān)，所述多個開關(guān)被耦合成接收差分數(shù)字控制信號并且被耦合成提供第一差分電流輸出和第二差分電流輸出；
電流源，其耦合到上軌并且耦合到所述開關(guān)電路的第一節(jié)點；
第一電流阱，其耦合到下軌并且耦合到所述開關(guān)電路的第二節(jié)點；以及
干擾消除電路，其被耦合成接收來自所述第一差分電流輸出和所述第二差分電流輸出的相應(yīng)的電壓并且被耦合成朝向所述第二節(jié)點提供第一緩沖電流，以防止尾電容電流流過所述第一差分電流輸出和所述第二差分電流輸出。
2.根據(jù)權(quán)利要求1所述的DAC，其中所述干擾消除電路進一步被耦合成朝向所述第一節(jié)點提供第二緩沖電流。
3.根據(jù)權(quán)利要求1所述的DAC，其中所述干擾消除電路包括：
第一緩沖電容器；
第一電壓緩沖器，其被耦合成將來自所述第一差分電流輸出的所述相應(yīng)的電壓選擇性地提供到所述第一緩沖電容器；
第二電壓緩沖器，其被耦合成將來自所述第二差分電流輸出的所述電壓選擇性地提供到所述第一緩沖電容器；以及
第一電流緩沖器，其被耦合成從所述第一緩沖電容器中接收第一緩沖電流并且被耦合成朝向所述第二節(jié)點提供所述第一緩沖電流。
4.根據(jù)權(quán)利要求3所述的DAC，其中所述干擾消除電路進一步包括：
第二緩沖電容器；以及
第二電流緩沖器，其被耦合成從所述第二緩沖電容器中接收第二緩沖電流并且被耦合成朝向所述第一節(jié)點提供所述第二緩沖電流；
其中所述第一電壓緩沖器進一步被耦合成將來自所述第一差分電流輸出的所述相應(yīng)的電壓選擇性地提供到所述第二緩沖電容器，并且所述第二電壓緩沖器進一步被耦合成將來自所述第二差分電流輸出的所述電壓選擇性地提供到所述第二緩沖電容器。
5.根據(jù)權(quán)利要求3所述的DAC，其中所述干擾消除電路進一步包括：
第二緩沖電容器；
第三電壓緩沖器，其被耦合成將來自所述第一差分電流輸出的所述相應(yīng)的電壓選擇性地提供到所述第二緩沖電容器；
第四電壓緩沖器，其被耦合成將來自所述第二差分電流輸出的所述電壓選擇性地提供到所述第二緩沖電容器；以及
第二電流緩沖器，其被耦合成從所述第二緩沖電容器中接收第二緩沖電流并且被耦合成朝向所述第一節(jié)點提供所述第二緩沖電流。
6.根據(jù)權(quán)利要求3所述的DAC，其中所述第一電壓緩沖器和所述第二電壓緩沖器包括第一放大器和第二放大器。
7.根據(jù)權(quán)利要求3所述的DAC，其中在所述第二節(jié)點耦合到所述第一差分電流輸出時的第一時間周期期間，所述第一電壓緩沖器耦合到所述第一緩沖電容器，并且在所述第二節(jié)點耦合到所述第二差分電流輸出時的第二時間周期期間，所述第二電壓緩沖器耦合到所述第一緩沖電容器。
8.根據(jù)權(quán)利要求7所述的DAC，其中所述第一電壓緩沖器包括第一晶體管，所述第一晶體管具有耦合到所述第一差分電流輸出的柵極、耦合到所述上軌的漏極以及耦合到第二電流阱的源極，在所述第一晶體管與所述第二電流阱之間獲取的第一電流選擇性地耦合到所述第一緩沖電容器，并且所述第二電壓緩沖器包括第二晶體管，所述第二晶體管具有耦合到所述第二差分電流輸出的柵極、耦合到所述上軌的漏極以及耦合到第三電流阱的源極，在所述第二晶體管與所述第三電流阱之間獲取的第二電流選擇性地耦合到所述緩沖電容器。
9.根據(jù)權(quán)利要求8所述的DAC，其中所述第一晶體管和所述第二晶體管是從由以下項組成的群組中選出的：n型金屬氧化物硅即NMOS晶體管、p型金屬氧化物硅即PMOS晶體管、NPN雙極晶體管和PNP雙極晶體管。
10.根據(jù)權(quán)利要求8所述的DAC，其中所述第一電流阱包括NMOS晶體管，所述NMOS晶體管具有耦合到所述開關(guān)電路的所述第二節(jié)點的漏極、耦合到第一電阻器的第一端子的源極以及被耦合成接收偏置電壓的柵極，所述第一電阻器的第二端子耦合到所述下軌。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于德克薩斯儀器股份有限公司，未經(jīng)德克薩斯儀器股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711452252.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 用于校準(zhǔn)多比特數(shù)模轉(zhuǎn)換器的方法,應(yīng)用這種方法的多比特數(shù)模轉(zhuǎn)換器以及具有這樣的多比特數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換器
- 可編程分段的數(shù)模轉(zhuǎn)換器(DAC)
- 面積高效的數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器
- 一種方波信號發(fā)生器
- 一種方波信號發(fā)生器
- DAC電路、固態(tài)成像元件和電子設(shè)備
- 具有二階動態(tài)加權(quán)算法的基于電荷的數(shù)模轉(zhuǎn)換器
- 具有改善的效率和輸出功率的RFDAC（RF（射頻）DAC（數(shù)字到模擬轉(zhuǎn)換器））
- 采用被配置為包括在模數(shù)轉(zhuǎn)換器(ADC)電路中的電阻器旋轉(zhuǎn)器電路的數(shù)模轉(zhuǎn)換器(DAC)電路
- 用于控制DAC的DAC控制邏輯
