[發明專利]一種防止芯片掉電后漏電電路

在審

• 申請號: 201711448593.8
• 申請日: 2017-12-27
• 公開（公告）號: CN108134367A
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 謝亮;周曉亞;張文杰;金湘亮
• 申請（專利權）人: 湘潭芯力特電子科技有限公司
• 主分類號: H02H3/253
• 分類號: H02H3/253
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種防止芯片掉電后漏電電路，其具有電源端、地、控制端和輸出端，所述防漏電電路包括第一晶體管、第二晶體管、第三晶體管、第一二極管、控制電路，第一晶體管的漏極與電源端相連接，源極與輸出端VOUT連接，柵極與控制端連接，第二晶體管的源極與輸出端相連接，漏極與第一晶體管的柵極相連接，柵極與電源端相連接，襯底與輸出端相連接，第三晶體管的漏極與第一晶體管的柵極相連接，源極與地連接，柵極與控制電路相連接，襯底與地連接，第一二極管的陽極與電源端連接，陰極與輸出端連接；控制電路與第三晶體管的柵極相連接。本發明結構簡單、無靜態功耗、器件數量少、便于集成、面積開銷小，能夠有效的解決芯片在掉電后漏電問題。

技術領域

本發明涉及模擬集成電路技術領域，尤其涉及一種防止芯片掉電后漏電電路。

背景技術

隨著社會的發展、科技進步，物連網的概念早已被提出，并在近些年取得了快速的發展。物連網意味著大量數據采集、連接、傳輸、控制、處理等；類似地還有智能電表控制網絡、汽車控制網絡等。在諸如此類人實際應用中，很多芯片同時連接在同一結點上，或者很多芯片連接在同一總線上，這就會產生一個問題，一些芯片在掉電后還存在漏電的情況。為了減小功耗應用中我們希望連接在同一總線上的不工作的芯片斷電而不產生能耗，但由于一些芯片在工作總線上一直存在著電壓且有一定的驅動能力，則會存在總線在掉電芯片中有漏電的情況，導致總線上電平降低、特別是總線到掉電芯片電源引腳的漏電可能引起芯片工作故障等問題。

當一個供電芯片與掉電的芯片連接在一起時，就可能存在這種漏電的問題。在總線接口類芯片中這一問題體現得尤為突出，總線接口類芯片通信總線上可能需要連接幾十甚至上百個結點，也就是也幾下甚至上百顆芯片連接在總線上，如CAN總線、FlexRay總線、RS485總線等。

發明內容

為了解決上述技術問題，本發明的目的是提供一種防止芯片掉電后漏電的電路解決芯片掉電后的漏電問題。

為達到上述目的，本發明提供一種防止芯片掉電后漏電電路，所述防漏電電路具有電源端、地、控制端和輸出端，所述防漏電電路包括：

第一晶體管，所述第一晶體管的漏極與所述電路的電源端VCC相連接，所述第一晶體管的源極與所述電路的輸出端VOUT連接，所述第一晶體管的柵極與所述電路的控制端連接，所述控制端控制所述第一晶體管的導通與截止，所述第一晶體管的襯底與所述電路的輸出端VOUT相連接；

第二晶體管，所述第二晶體管的源極與所述電路的輸出端VOUT相連接，所述第二晶體管的漏極與第一晶體管的柵極相連接，所述第二晶體管的柵極與電源端VCC相連接，所述第二晶體管的襯底與所述電路的輸出端VOUT相連接；

第三晶體管，所述第三晶體管的漏極與所述第一晶體管的柵極相連接，所述第三晶體管的源極與地連接，所述第三晶體管的柵極與控制電路相連接，所述第三晶體管的襯底與地連接；

第一二極管，所述第一二極管的陽極與所述電路的電源端VCC連接，所述第一二極管的陰極與所述電路的輸出端VOUT連接；

控制電路，所述控制電路與第三晶體管的柵極相連接，在沒有掉電正常工作時，控制電路輸出控制信號能使第三晶體管導通，當掉電后，控制電路輸出控制信號能使第三晶體管關閉。

進一步地，所述控制電路由第四晶體管和第一電阻組成，所述第四晶體管的柵極、源極、襯底三個端口連接在一起，且與地端口連接；第一電阻的一端與第四晶體管的漏極及第三晶體管的柵極連接，第一電阻的另一端與電源端口VCC連接。

進一步地，所述第一晶體管為PMOS管，所述第二晶體管這PMOS管，第三晶體管為NMOS管，所述第四晶體管為NMOS管。