[發明專利]一種用于大流量網絡處理的可重構芯片架構

有效

• 申請號: 201711447389.4
• 申請日: 2017-12-27
• 公開（公告）號: CN108809854B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 陶淑婷;趙沛;閆攀;毛雅欣;牛建澤
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: H04L12/861
• 分類號: H04L12/861;H04L12/935;H04J3/06;H04L12/863;H04L12/815;H04L12/741
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 龐靜

本發明公開了一種用于大流量網絡處理的可重構芯片架構，包括入口策略模塊、網絡報文頭處理器、出口策略模塊；入口策略模塊將報文進行切片，將包含報文數據凈荷的報文切片存儲，并將相應的存儲地址增加到報文頭切片中，之后，給報文頭切片分配一個序號，將攜帶序號信息的報文頭切片分配給線程空閑數較多的微引擎；網絡報文頭處理器，采用多個獨立的微引擎并行地對收到的報文頭切片進行解析、分類、轉發處理；出口策略模塊，解析報文頭，從緩存中提取報文數據凈荷，將其與相應的報文頭拼接成完整的報文；根據報文頭的序號，將所有報文按照順序進行流量整形、隊列管理處理之后分成多路轉發至MAC模塊。本發明在靈活性、可擴展性強、處理速度快。

技術領域

本發明涉及一種用于大流量網絡處理的可重構芯片架構，屬于有線通信技術領域。

背景技術

隨著IP網絡的商業化，特別是Web技術出現以后，Internet用戶迅猛增加。網絡流量尤其是核心網絡的流量以指數級數增長，傳統的基于高性能CPU的交換機和路由器已經無法滿足網絡發展的需要，于是出現了ASIC實現轉發的方式，它將轉發過程的所有細節全部采用硬件方式來實現。ASIC技術通過把指令或計算邏輯固化到硬件中，以獲得較高的處理速度，因而能夠滿足交換路由設備對性能的要求，適應網絡流量不斷增長的發展趨勢。然而，ASIC技術最大的缺點是缺乏靈活性。一旦指令或計算邏輯固化到硬件中，就很難修改升級、增加新的功能或提高性能，使得資源重用率較低。另外，設計和制造復雜的ASIC應用系統一般需要花費12-18個月的時間，這使得ASIC應用系統的研發費用一般比較高。除此之外，當前網絡的發展不僅僅是帶寬的提高，更多地表現為對“智能化處理”的要求，例如：服務質量、控制安全等。這些服務即要求處理的速度高，又要求實現的方式靈活，因此交換路由設備需要能夠靈活地滿足各種服務和應用的不同需求，這一點是僅依靠ASIC技術難以實現的。當前和未來的網絡設備處理部件既需要高性能，又需要高靈活性，傳統用來實現網絡交換路由功能的ASIC、FPGA、CPU等都難以滿足網絡未來大規模數據洪流的沖擊。

發明內容

本發明的技術解決問題是：克服現有技術的不足之處，提供一種用于大流量網絡處理的可重構芯片架構，解決采用傳統OSI網絡架構實現的交換芯片靈活性和可擴展性差，硬件依賴性強、開發周期長、更新換代成本高，無法處理網絡大流量數據，不方便進行架構調整、擴容和升級等問題。

本發明的技術解決方案是：一種用于大流量網絡處理的可重構芯片架構，包括XGE1～XGEn端口、MAC模塊、入口策略模塊、網絡報文頭處理器、出口策略模塊；其中：

XGE1～XGEn端口，接收報文，并打上報文到達時間的時間戳標記，形成帶時間戳的報文發送給MAC模塊；將MAC模塊發送的數據轉發出去；

MAC模塊，對每一路帶時間戳的報文進行識別、校驗和過濾，濾除掉無效的報文，將剩下的有效報文存貯在接收緩沖區，并轉發至入口策略模塊；接收出口策略模塊發送的報文并將其存儲至發送緩沖區中，再從發送緩沖區讀取數據，填充以太幀CRC及前導碼，并轉換成物理層XGE的方式傳送至XGE1～XGEn端口；

入口策略模塊，對經過MAC接收的各路有效報文按照到達時間先后順序匯集成一路數據，將有效報文按照固定的切片大小進行切片處理，得到N個報文切片，N≥1，每個切片的大小大于等于報文頭的大?。划擭大于1時，將包含報文數據凈荷的報文切片存儲，并將相應的報文數據凈荷存儲地址信息增加到包含報文頭的報文切片中，之后，給帶有報文數據凈荷存儲地址信息的報文頭切片分配一個序號，否則，直接將帶有報文頭的切片分配一個序號；根據網絡報文頭處理器內各微引擎每個線程的線程工作狀態，將攜帶序號信息的報文頭切片分配給線程空閑數較多的微引擎，發送至網絡報文頭處理器；

網絡報文頭處理器，采用多個獨立的微引擎并行地對報文頭進行解析、分類、轉發處理，以更新報文頭切片，并將更新后的報文頭切片發送給出口策略模塊；